8.5. Полупроводниковые интегральные микросхемы

Полупроводниковые ИС изготавливаются путем формирования в монокристаллическом теле полупроводника структуры ИС при помощи технологических операций. Создаются различные области, обладающие дырочной (р-область) и электронной (тг-область) проводимостями. Образованные области в полупроводнике соответствуют по своим функциям определенным элементам: активным (транзистор, диод) и пассивным (резистор, конденсатор и др.). Объемные токоведущие дорожки создаются нанесением на поверхность полупроводника инверсного слоя высокой проводимости. Такая полупро-, водниковая ИС может представлять собой законченную конструкцию микроэлектронного изделия, т. е. конструкцию электрической цепн, непосредственно реализующей параметры и характеристики этой цепн.

Выполнение и оформление конструкторской документации полупроводниковых ИС регламентируются стандартами ЕСКД и отраслевыми стандартами. В основной комплект конструкторской документации на ИС входят спецификация, принципиальная электрическая схема (Э3), топологические сборочные и послойные чертежи изделия патентный формуляр карта технологического уровня и качества изделия (КУ), справочный лист (Д|) и этикетка

Процесс конструирования микросхемы начинают с разработки схемы электрической принципиальной (Э3). На рис. 8.22 представлена схема логического элемента транзисторно-транзисторной логики со сложным инвертором. Все элементы имеют графические буквенно-цифровые обозначения в соответствии с ГОСТами ЕСКД. Транзисторы изображены без корпуса. Буквенно-цифровые обозначения присвоены всем элементам последовательно независимо от конструкции элемента (полупроводниковый, навесной, пленочный). Выходы, входы и контакты питания в схеме располагают в ряд, в данном случае — вертикально. Рядом с условным графическим обозначением элементов указывают номиналы,

Рис. 8.22. (см. скан) Схема электрическая принципиальная полупроводниковой ИС - логического элемента со сложным инвертором

(кликните для просмотра скана)

Рис. 8.24. (см. скан) Чертеж слоя полупроводниковой ИС, входящего в соствв топологического чертежа

допуски и другие данные. Перечень элементов при этом не разрабатывают. На основании электрической принципиальной схемы разрабатывают топологический чертеж на нескольких листах. Топологические чертежи выполняют в масштабе увеличения позволяющем получить наглядное расположение элементов. На первом листе (основной вид) изображают подложку со всеми нанесенными слоями (элементами).

На изображении подложки должны быть выполнены фигуры совмещения, являющиеся технологическими (рис. 8.23). Фигуры совмещения могут быть различной формы: треугольной, прямоугольной, крестовой и др. Соответствующие фигуры совмещения показывают и на отдельных слоях. Контактные площадки выполняют в виде многоугольников, заштриховывают и нумеруют их, начиная с левого нижнего угла против направления часовой стрелки. Внутренние площадки нумеруют сверху вннз и слева направо. Для удобства вычерчивания элементов микросхемы на топологических чертежах используют координатную сетку с шагом 0,01; 0.05; 0,1 или 0.2 мм. Вершины фигур элементов необходимо располагать в точках пересечения линий сетки. На чертеже сетка не показывается, а по периметру наносятся значения координат. Кроме исполнительных должны быть указаны габаритные размеры для справок.

На первом листе топологического чертежа выполняется сложный ступенчатый разрез через различные элементы и компоненты (положение секущей плоскости не обозначается). Толщина слоев обозначается буквой И с соответствующим цифровым

(кликните для просмотра скана)

индексом. Масштаб толщины слоев для наглядности допускается не выдерживать. Основные данные слоев ИС указывают в таблице на поле чертежа. Таблица может содержать следующие графы: «Элементы структуры», «Тип электрической проводимости», «Используемый материал» и др. (рис. 8.23). Сведения о технологии изготовления ИС указывают в технических требованиях на поле чертежа.

Последующие листы топологического чертежа выполняют отдельно для каждого слоя, включая изображения соединительных проводников и контактных площадок. На рис. 8.24 представлен второй лист топологического чертежа кристалла. Над изображением слоя должна быть помещена надпись по типу «Вид на разделительный слой», «Вид на базовый слой» и т. п. Размеры элементов задаются при помощи координатной сетки и таблицы координат.

Каждый элемент ИС (многоугольник) должен иметь цифровое обозначение левой нижней вершины. Цифра 1 присваивается левому нижнему углу прямоугольника, определяющего границы кристалла. Остальные вершины прямоугольника не обозначаются, но подразумевается их нумерация по часовой стрелке, и в таблице координат приводятся значения всех точек прямоугольника (рис. 8.24). Прямоугольник, определяющий габариты кристалла, задан четырьмя точками Следующие вершины обозначаются последовательно для каждого элемента по расположению элементов слева направо и снизу вверх. Основная надпись на последующих листах выполняется по форме ГОСТ 2.104-68.

Рис. 8-26. Схема электрическая подключения полупроводниковой ИС

Материал слоя дается в таблице на первом листе топологического чертежа. После выполнения топологических чертежей всех слоев приступают к оформлению сборочного чертежа (рис. 8.25). Чертеж оформляют в соответствии с требованиями ГОСТ 2.109-83 и отраслевых стандартов. В технических требованиях указывают сведения, необходимые для осуществления сборки и контроля изделия, параметры, выполняемые или контролируемые по данному чертежу, указания о характере соединения составных частей микросхемы, герметизации, маркировке и др. Спецификация выполняется в соответствии с требованиями ГОСТ 2.108-68. На сборочных чертежах соединение кристалла с выводами на корпус не показывают, а составляют электрическую схему подключения (рис. 8.26). Остальные конструкторские документы — габаритный чертеж, карта технологического уровня и качества, патентный формуляр, этикетка и другие — выполняются в соответствии со стандартами ЕСКД.