ПРИМЕР ЗАКОНЧЕННОЙ РАЗРАБОТКИ: АНАЛОГОВЫЙ УСРЕДНИТЕЛЬ СИГНАЛОВ

В последующих разделах мы займемся проектированием законченного прибора на базе МП 68008 - аналогового «усреднителя сигналов» (вопросы усреднения будут обсуждаться в разд. 15.13). Прибор будет включать в себя ЦП с соответствующими электронными схемами для получения сигналов DTACK, BERR и других, память (ОЗУ и ПЗУ) и много разных интерфейсов: микропереключатели в -корпусе, матрица электролюминисцентных диодов (ЭЛД), последовательный и параллельный порты, таймер, аналого-цифровые и цифро-аналоговые преобразователи (АЦП и ЦАП), а также твердотельное реле для переключения цепей переменного тока. Как видите, мы задумали включить в наш прибор всего понемногу, чтобы получить микропроцессорный модуль общего назначения, перенастройка которого осуществляется сменой управляющей программы.

Мы пройдем с вами процедуру аппаратного проектирования, остановившись на критериях выбора элементов и разработки схемы. Вы научитесь выбирать и подключать память и периферийные устройства и разумным образом распределять адресное пространство. Закончив аппаратное проектирование, мы займемся программным обеспечением и напишем несколько программных «модулей» (блоков) для управления выбранными процессами. Мы, однако, не будем утомлять вас детальным рассмотрением всех программных строк, поскольку программные комплексы, подобные нашему, содержат много не очень интересных (хотя и необходимых) программ, вроде программы ввода с клавиатуры установочных команд. Наконец, мы проанализируем эффективность получившегося прибора - гибкость, обусловленную применением микропроцессора, и накладываемые им ограничения скоростных характеристик.

11.05. Разработка схемы

Структурная схема. На рис. 11.9 изображена структурная, на рис. - электрическая схемы микропроцессорного прибора. Рассмотрим сначала структурную схему, на которой показаны устройства, подключенные к магистрали. Если анализировать эту схему с позиции , то сразу бросается в глаза «перекошенность» памяти: объем ПЗУ в 4 раза превышает объем ОЗУ. Однако в микропроцессорном приборе конкретного назначения все программы и таблицы размещаются не в ОЗУ, а в ПЗУ, а ОЗУ используется только для буферизации данных и хранения временных результатов вычислений. К тому же производители программируемых ПЗУ с ультрафиолетовым стиранием (РПЗУ) по мере повышения качества технологии прекращают выпуск ПЗУ малого объема; сейчас трудно найти РПЗУ с емкостью, меньшей бит. Так или иначе, на схеме показана память минимально возможного объема (по одной микросхеме ПЗУ и ОЗУ); при необходимости память можно расширить.

Следующее устройство на магистрали - календарь-часы. Календарь-часы??!! Что это, просто излишняя роскошь для тех, кому лень посмотреть на собственные часы при включении прибора? Напротив, календарь-часы - существенный элемент любого прибора, выполняющего периодические измерения, или фиксирующего моменты поступления данных, или управляющего любыми другими процессами, протекающими во времени. Календарь-часы можно запрограммировать, чтобы они вызывали периодические прерывания с частотой от 100 прерываний в секунду до одного за день; можно использовать их и как будильник (конечно, без звонка; вместо звонка возникает прерывание), устанавливаемый на любой момент хотя и в следующем веке. В нашем усреднителе сигналов мы воспользуемся таймерами параллельного порта 8536, но и календарь иметь под рукой полезно.

Рис. 11.9. Структурная схема прибора общего назначения на базе микропроцессора.

Микросхема 8530 последовательного порта представляет собой высокопроизводительный двухканальный У САПП (универсальный синхронно-асинхронный приемно-передатчик, см. разд. 10.19), в комплекте с парой задающих генераторов. Это очень приличная микросхема, не только знакомая со всеми хитростями обычного асинхронного интерфейса , но и обеспечивающая полный синхронный протокол , включающий контроль ошибок, восстановление после тайм-аута, синхронизацию кадров и т. п.; возможно слишком жирно для нашей задачи, но, в конце концов, какого черта! Микросхема 8536 является одновременно таймером и параллельным портом; ее сделали отличные ребята из фирмы Zilog, и она тоже не слабак: возможностей у нее тьма-тьмущая. Например, каждую из ее 20 линий можно запрограммировать на вход или на выход, как на прямой, так и на инверсный; каждый выход может быть с открытым стоком или с двумя состояниями, в то время как каждый вход может работать в нормальном режиме или с «запоминанием 1» (кратковременный положительный импульс устанавливает входной регистр). Описание режимов, кажется, не имеет конца (оно занимает 26 страниц) и поражает неисчислимыми возможностями.

Посмотрим теперь на верхний ряд устройств. Матрица ЭЛД представляет собой просто линейку из 8 диодов, предназначенных для индикации работы прибора; эти диоды могут оказать также существенную помощь при отладке, когда остальные средства оказываются бессильны. К одному из выходов, питающих ЭЛД, мы подключили твердотельное реле, с помощью которого можно управлять каким-то сильноточным устройством. Например, для стабилизации температуры в ванне можно подавать сигнал, характеризующий температуру, на вход АЦП, а с помощью реле переменного тока включать нагреватель. Мы еще предоставим вам возможность проявить свою смекалку в этой области при выполнении упражнений. Микропереключатель в -корпусе является обычным -контактным переключателем, полезным для ввода в прибор настроечной информации; с его помощью можно, например, указать, какой последовательный порт (и на какой частоте) используется ЦП после включения питания. Наконец, мы подключили к магистрали по паре аналого-цифровых и цифро-аналоговых преобразователей, чтобы прибор мог функционировать в мире аналоговых сигналов.

Детали схемы.

Теперь начнется самое интересное.

Рис. 11.10. Электрическая схема прибора общего назначения на базе микропроцессора

(см. оригинал)

Рис. 11.10. Электрическая схема прибора общего назначения на базе микропроцессора (продолжение)

(см. оригинал)

Рассмотрим электрическую схему прибора (рис. 11.10).

ЦП

CLK. для работы МП 68008 требуются тактовые сигналы (CLK) прямоугольной формы (перепады логических уровней) в диапазоне от 2 до 10 МГц. Верхний предел определяется скоростью срабатывания внутренних вентилей и регистров; в настоящее время можно встретить экземпляры МП 68008 с максимальной тактовой частотой 8, 10 или 12,5 МГц. Нижний предел определяется тем обстоятельством, что в ЦП используются динамические регистры, требующие периодической регенерации, поскольку данные в них сохраняются не в триггерах, а в заряженных конденсаторах. Скорость вычислений пропорциональна тактовой частоте, поэтому естественно желание всемерно повысить тактовую частоту. Это, однако, сопряжено с некоторыми недостатками: а) более жесткие требования к временной синхронизации памяти и периферийных устройств, б) большая стоимость и в) большая рассеиваемая мощность, особенно для маломощных КМОП-процессоров и периферийных устройств. Обычно потребляемая мощность не имеет большого значения, за исключением случая батарейного питания; см. гл. 14. Мы остановились на тактовой частоте 8 МГц, так как это дает возможность использовать ту же тактовую серию (деленную на два) для микросхемы последовательного порта; в противном случае для работы У САПП потребовался бы отдельный генератор, или пришлось бы ограничиться низкими скоростями передачи.

RESET, прерывания, стробирующие сигналы. Для того чтобы выполнить начальную загрузку МП 68008, следует установить сигналы RESET и HALT (обе линии двунаправленные; надо использовать схему с открытым коллектором с принудительной установкой верхнего уровня). Мы применили простую схему автозагрузки, состоящую из -цепи, триггера Шмитта и кнопки. Обратите внимание на диод, служащий для быстрого разряда в случае коротких выбросов напряжения питания; более совершенная схема сброса при включении питания должна использовать цепь «микропроцессорного контроля» вроде МАХ692, дающую хорошо сформированный сигнал сброса. Линия, обозначенная нами MR, переводится в высокое состояние и при начальной загрузке, и (на время 128 тактов) при выполнении ЦП команды RESET; линия в высокое состояние только при загрузке.

В этой простой системы мы остановились на автовекторизуемых прерываниях; логическое И сигналов указывает на выполнение цикла подтверждения прерывания, в течение которого мы обязаны установить сигнал VPA одновременно со стробом адреса AS. Мы также используем наш сигнал INTA для запрещения нормального декодирования ввода-вывода (см. ниже). В МП 68008 предусмотрены три уровня автовекторизуемых прерываний. К нижнему уровню (IPL1) мы подключили через проводное ИЛИ «медленные» прерывания от последовательного порта и календаря; прерывания от чувствительного к задержкам таймера (называемого -микросхемой) реализуются на следующем уровне . Самый верхний уровень «немаскируемых» прерываний (установлены обе линии IPL) зарезервирован для прерывания от кнопки (немаскируемое прерывание NMI), так что вы всегда можете вывести плату из состояния зависания в процессе отладки программы.

Для образования пары стробирующих сигналов (RD, WR) мы использовали несколько вентилей. Эти сигналы будут полезны для некоторых периферийных устройств, для которых требуются отдельные строб-сигналы.

DTACK, BERR и медленные периферийные устройства. Наконец, мы использовали сдвиговый регистр с параллельным выводом в качестве машины состояния для генерации последовательности нескольких требуемых сигналов. Сдвиговый регистр удерживается в исходном состоянии до установки ЦП сигнала AS, который указывает на начало цикла шины (см. рис. 11.4).

После этого единицы начинают продвигаться вниз по регистру, на один шаг на каждый нарастающий фронт тактовой серии. Выход позволяет генерировать задержанный сигнал RD (DELRD), который используется обоими неповоротливыми устройствами (SCC и СЮ), как это будет объяснено позже. Некоторые устройства ввода-вывода работают медленно и требуют состояний ожидания; выход сдвигового регистра позволяет сформировать задержанный сигнал DTACK и реализовать два состояния ожидания для всех портов ввода-вывода (при нашей раскладке адресов весь ввода-вывод отображается на память выше адреса , т.е. при установленном сигнале ), и отсутствие состояний ожидания для памяти (сигнал не установлен). Если, однако, 1 дойдет до конца сдвигового регистра, возникнут неприятности, поскольку любые циклы магистрали завершаются (со сбросом сигнала AS) задолго до этого. Поэтому последний выход использован для установки сигнала BERR, который приводит к векторизованному переходу (через ячейку 08), что предотвращает зависание ЦП. Такой сигнал «тайм-аута» магистрали особенно важен в ЭВМ общего назначения, где в противном случае обращение ЦП к несуществующему периферийному устройству приведет к аварии машины.

Память.

Получив сигнал начальной загрузки (установка RESET и HALT), МП 68008 обращается к началу памяти с целью извлечения двух важных адресов: -разрядного стартового адреса, хранящегося в байтах памяти и начального значения указателя стека, располагающегося в байтах Прочитав эти адреса, МП инициализирует указатель стека, после чего осуществляет переход по стартовому адресу.

Поскольку эти ячейки в начале памяти считываются ЦП еще до загрузки какой-либо программы, эта область памяти должна быть энергонезависимой, т.е. ее содержимое должно сохраняться при полном отключении питания. Естественно использовать здесь РПЗУ (репрограмми-руемое постоянное запоминающее устройство, см. разд. 11.12), недорогое ПЗУ с байтовой организацией, стираемое ультрафиолетовым облучением. Эти ПЗУ легко распознать по небольшому стеклянному (собственно, кварцевому) окошку, расположенному «на спине» каждой микросхемы. Стирание РПЗУ требует полчаса, а запись - около минуты. Такие ПЗУ могут иметь емкость до мегабита, и данные сохраняются в них дольше, чем будет жить конструируемый вами прибор. Единственный недостаток размещения ПЗУ в начале памяти заключается в том, что там же располагаются разнообразные векторы (прерываний, ошибок шины и других ), содержимое которых хотелось бы изменять программно.

Решение проблемы может заключаться в использовании варианта РПЗУ, называемого ЭРПЗУ (электрически стираемое репрограммируемое постоянное запоминающее устройство). Можно также организовать двухступенчатый процесс: в ПЗУ постоянно хранятся векторы, указывающие на таблицу переходов в обычной памяти (ОЗУ, см. ниже). Есть, однако, более изящный способ. Вы конструируете схему таким образом, что при загрузке в начале памяти оказывается ПЗУ, но позже оно заменяется (под управлением программы) на обычную память с возможностью записи в нее, т.е. ОЗУ.

Посмотрим снова на рис. 11.10. Мы использовали РПЗУ 27256, микросхему с организацией имеющую, по нынешним стандартам, умеренную емкость. У нее есть 15 адресных входов, 8 трехстабильных выходов данных, вход выбора микросхемы (CS) и вход разрешения выхода (ОЕ). Каждый адресуемый байт (записанный в микросхему заранее в помощью программатора и более неизменяемый) поступает на линии данных только если установлены оба входа разрешения. Обычно вход CS устанавливается как можно раньше сигналом с дешифратора адреса, а вход ОЕ стробируется сигналом чтения. В нашем случае память (ПЗУ или ОЗУ) активизируется только если сброшен сигнал другими словами, память располагается в младшей половине адресного пространства. Кроме того, чтение ПЗУ разрешается только если а) установлен сигнал или б) установлен бит BOOT (устанавливается при включении, сбрасывается программой).

ОЗУ также располагается в нижней половине адресного пространства, но активизируется только если чтение ПЗУ запрещено. Таким образом, когда выполняется начальная загрузка, триггер BOOT установлен, и в адресном пространстве временно располагается ПЗУ; ОЗУ как бы не существует. Обращение к ПЗУ осуществляется также и в области его «постоянного проживания», по адресам . Первые 8 байт ПЗУ остроумно запрограммированы так, что осуществляется переход на продолжение программы начальной загрузки, но уже в старшем адресном пространстве, где (среди прочего) очищается порт ЭЛД (адрес ). Запись в порт ЭЛД имеет побочный эффект сброса триггера BOOT, в результате чего временный образ ПЗУ в начале адресного пространства замещается образом ОЗУ. Для пояснения сказанного, ниже приведено содержимое первых 24 байт ПЗУ, реализующих описанную процедуру:

Заметьте, что две последние команды выполняются по адресам соответственно благодаря стартовому адресу, извлеченному из ячейки .

Подключение микросхемы ОЗУ осуществляется очень просто. ОЗУ воспринимает младшие 13 бит адреса и активизируется, когда сигнал снят и ПЗУ отключено. Стробирующие сигналы RD и WR подключены ко входам разрешения выхода (ОЕ) и разрешения записи (WE) соответственно. Будем пока считать, что схема декодирования, обозначенная на рис. 11.10 пунктиром, отсутствует. Тогда ОЗУ располагается в самом низу адресного пространства, за исключением момента начальной загрузки, когда оно замещается временным образом ПЗУ.

Рис. 11.11. Карта памяти.

Однако наша схема декодирования адресов работает странным образом. Взглянем внимательно на ОЗУ. Мы игнорировали биты адреса . В результате байт памяти с адресом, например , имеет много двойников - его можно найти по адресам и вообще по любому адресу, имеющему нули в разрядах . Байт имеет множественное представление в адресном пространстве. Чтобы устранить эту неоднозначность, можно было более узко квалифицировать сигнал CS, разрешающий работу ПЗУ, обусловив нулевое состояние бит , но в этом нет особого смысла. Хотя наличие «призраков» памяти по всему адресному пространству может показаться свидетельством небрежности, но вреда в этом нет, и к тому же экономятся вентили. То же происходит с ПЗУ (а также и с вводом-выводом).

На рис. 11.11 показана карта памяти нашего прибора, где описанные повторения обозначены явным образом.

Разумеется, если вы захотите установить в системе дополнительную память, вам придется привлечь дополнительные адресные линии. На рис. 11.10 показано, как это можно сделать - просто подключите дешифратор 1 из к двум следующим адресным линиям, активизируя его нашим сигналом разрешения ПЗУ, и без всяких хлопот вы можете добавить три блока ОЗУ. Дальнейшее расширение памяти осуществляется аналогично.

Упражнение 11.5. С помощью дешифратора 1 из подключите к системе 8 блоков памяти

Упражнение 11.6. Модифицируйте схему с целью подключения ОЗУ емкостью

Упражнение 11.7. Теперь измените схему так, чтобы в ней работали два блока ПЗУ емкостью (27512).

Упражнение 11.8. Для каждого из предыдущих упражнений нарисуйте карту памяти.

Синхронизация памяти. Перед тем, как приступать к рассмотрению ввода-вывода, полезно обратиться к вопросу синхронизации памяти. Ранее отмечалось, что наша схема генерации сигнала DTACK не создавала состояний ожидания при обращении к памяти. Это очень хорошо, но лишь в том случае, когда память обладает достаточным быстродействием, чтобы удовлетворить временным ограничением циклов чтения и записи на рис. 11.4. Но так ли это в действительности? Чтобы получить ответ на этот вопрос, надо начать с временной диаграммы МП 68008, затем вычесть наихудшие значения задержек «склеивающих» схем и посмотреть, сколько времени остается на реакцию памяти. Давайте проделаем это.

На рис. 11.12 изображен цикл чтения, для которого синхронизация обычно имеет большее значение. Мы начали с временных характеристик ЦП для микросхемы в тактовой частотой 8 МГц, поскольку для нашей схемы мы выбрали именно эту частоту.

Рис. 11.12. Временные соотношения цикла чтения из памяти (статическое ОЗУ, 150 нс).

Наиболее важным является временной интервал между правильным адресом ЦП и правильными данными памяти, так как этот интервал определяет максимально допустимое значение «времени доступа к адресу» со стороны памяти. В этом случае ЦП устанавливает правильный адрес по меньшей мере за 290 нс перед установкой правильных данных; соответствующее значение для DS составляет 237 нс. Наша схема образования сигнала CS для ОЗУ включает два каскада вентилей. При использовании микросхем максимальные задержки составят 28 нс и 25 нс, что дает примерное значение 53 нс. В этом случае для времени доступа со стороны памяти (относительно фронта CS) остается нс. С помощью аналогичных рассуждений (предположив, что сигнал RD генерируется одной микросхемой ) получаем, что память должна выставить данные не позже 203 нс после установки ОЕ. На рис. 11.12 также показаны наихудшие временные соотношения для самой медленной (150 нс) статической памяти (ОЗУ) с организацией время доступа от фронта адреса , от фронта CS и от фронта ОЕ . Поскольку для нашей схемы допустимы значения , соответственно, мы имеем для наиболее критичной ситуации (время доступа от CS) запас почти .

Мы не будем останавливаться на аналогичных рассуждениях для цикла записи, который в этом отношении является еще менее критичным. Очевидно, что с ОЗУ не возникает трудностей синхронизации, даже при использовании самой медленной памяти и при отсутствии состояний ожидания ЦП.

К сожалению, того же нельзя сказать про ПЗУ, которые обычно оказываются медленнее ОЗУ. Например, выпускаемые РПЗУ характеризуются стандартными значениями времени (от адреса до данных или от CS до данных) 150 нс, . Приведенные выше выкладки сохраняют свое значение, но надо увеличить задержку CS на , так как изменяется логика образования этого сигнала. В результате только два более быстрых варианта РПЗУ удовлетворяют условию максимальной задержки 231 нс от CS до данных и могут использоваться в нашей схеме при отсутствии состояний ожидания. Вместо того, чтобы отбирать быстрые ПЗУ, можно было поставить более быструю «склеивающую» логику, например, или это дало бы возможность использовать ПЗУ с временем . В действительности эти ПЗУ скорее всего будут работать в нашей схеме при любой логике, поскольку вычисления, выполненные на основе предельных временных характеристик, обычно дают результаты с большим запасом. Предельные значения достигаются при наихудшем сочетании температуры, напряжения питания, емкостной нагрузки и качества конкретной микросхемы; наши наихудшие условия предполагали значение напряжения питания 4,5 В, температурный диапазон от до , и неестественно высокую емкостную нагрузку . Если, однако, вы хотите быть уверенным в надежной работе аппаратуры, особенно в случае выпуска крупных серий приборов, следует вести расчеты по предельным значениям.

Периферийные цепи.

В нашем приборе предусмотрено 9 периферийных устройств, поэтому в качестве «адресного коммутатора» мы использовали дешифратор «1 из 8» один из портов ввода-вывода разделяется ЭЛД-индикатором и набором микропереключателей. Сигналом разрешения дешифратора служит установка , что переводит нас в пространство ввода-вывода (верхняя половина адресного пространства); работа дешифратора запрещается на время цикла подтверждения прерывания, как это было объяснено ранее. К дешифратору подводятся линии , в результате чего периферийные устройства имеют адреса оставшиеся старшие линии адреса мы игнорировали, как и при подключении памяти, в результате чего адреса периферийных устройств многократно появляются в адресном пространстве. В сущности, каждый адрес, превышающий 80000, до самого последнего адреса FFFFF (а это полмиллиона адресов), отвечает какому-то периферийному устройству!

Упражнение 11.9. Расшифруйте это последнее утверждение, определив, сколько раз в точности каждое периферийное устройство появляется в адресном пространстве. После этого напишите общее выражение для адресов ЭЛД-индикатора, используя крестик для тех бит, значение которых не влияет на результат дешифрации.

Упражнение 11.10. Единственным реальным недостатком нашей схемы неполной дешифрации адресов является использование понапрасну полмегабайта адресного пространства для обращения к десятку пустяковых периферийных устройств, в то время как большую часть этого пространства можно было бы отвести под память. Покажите, как следует дешифровать адреса ввода-вывода, если большую часть адресного пространства 1 Мбайт предполагается отвести под память. Наши 8 портов должны отображаться на адреса и не отзываться при обращении по меньшим адресам. Теперь можно установить ОЗУ объемом 1 Мбайт, однако при обращении по адресам портов ввода-вывода будут активизироваться и ввод-вывод, и память Найдите способ разрешить эту проблему.

Заметьте, что поскольку микросхема 138 игнорирует и младшие адресные сигналы, каждому периферийному устройству назначается целый набор смежных адресов. Некоторые устройства содержат несколько внутренних регистров, и для обращения к ним мы используем несколько младших линий адреса. Вы можете считать, что дешифратор отзывается на базовый адрес периферийного устройства. Рассмотрим теперь конкретные устройства ввода-вывода в нашем приборе.

ЭЛД и микропереключатели. Это простейшие из портов. При выводе матрица ЭЛД управляется -разрядным регистром из -триггеров, для которого тактовым является сигнал декодирования адреса LEDSW, объединенный с WR. Обратите внимание на то, что стробирование выполняется срезом сигнала; это уменьшает проблемы синхронизации, связанные со временем упреждения. Мы использовали восьмиразрядный регистр 273 с бистабильными выходами (вместо более распространенной тристабильной микросхемы 574) ради входа RESET, который мы устанавливаем на время сброса процессора или начальной загрузки; в результате при запуске световая индикация отключается. Логические микросхемы семейства НСТ имеют хорошие характеристики по скорости насыщения и выходному току при выходном напряжении 4,5 В), что дает возможность использовать заземленную матрицу ЭЛД (с микросхемами семейства LS начальный уровень ЭЛД должен быть ); это очень удобно, так как диоды индицируют единицы, а не нули. Выбранная нами матрица ЭЛД имеет встроенные резисторы, органичивающие ток до . Заметьте, что один из битов порта ЭЛД управляет твердотельным реле переменного тока. Эти реле легко запускаются логическими уровнями (гарантированное напряжение срабатывания ЗВ, сопротивление нагрузки 1,5 кОм), и, кроме того, они переключаются при нулевом напряжении (см. разд. 9.08 и 9.10). Заметьте также, что строб-сигнал WRITE порта ЭЛД выполняет дополнительную функцию, сбрасывая триггер BOOT при своей первой установке; после сброса триггера порт ЭЛД можно использовать по своему усмотрению.

Организация порта микропереключателей также не сложна. На выходе использован трехстабильный -разрядный инвертирующий буфер , управляемый уровнями от микропереключателей с принудительной установкой верхнего уровня. Разрешающим сигналом буфера служит тот же сигнал декодирования адреса LEDSW, на этот раз объединенный с RD. Другими словами, если вы записываете по адресу , данные индицируются на ЭЛД; если вы читаете, то считывается байт, характеризующий установку микропереключателей. Поскольку мы использовали инвертирующий буфер, замкнутый переключатель считывается как 1, а не 0.

АЦП и ЦАПы. Эти порты устроены так же просто. Обе микросхемы конвертеров являются «комплексными», со встроенными таймерами и опорными источниками. АЦП удовлетворяет протоколу сигналов и DS, поскольку снабжен входами направления и разрешения кристалла. Запись (разрешение микросхемы осуществляется низким уровнем ) начинает преобразование, в то время как чтение позволяет получить результирующий байт.

В цикле записи АЦП фиксирует два бита данных: BPO/UPO управляет диапазоном входных сигналов (высокий уровень - биполярный сигнал, низкий - однополярный), a FMT определяет формат цифрового выхода (высокий-дополнение до двух, низкий-беззнаковое двоичное представление). Выходной сигнал DONE говорит об окончании преобразования; мы отказались от использования этого сигнала, потому что, как нам кажется, проще выполнить несколько команд NOP в течение времени преобразования (длительность которого не превышает , чем организовывать опрос флага. Микросхема , как большинство периферийных микросхем, не отличается быстротой реакции в своей интерфейсной части. Ей требуется строб СЕ по меньшей мере длительностью 300 нс в цикле записи, в цикле же чтения время доступа с момента установки СЕ составляет 250 нс. Обратившись к рис. 11.4, вы увидите, что эти величины не удовлетворяют требованиям временной синхронизации МП 68008 в случае нормального (без состояний ожидания) цикла магистрали. Однако при двух состояниях ожидания (которые наша схема генерирует для всех адресов от и выше) все согласуется: сигнал DS в цикле записи получает длительность 390 нс, а в цикле чтения он должен поддерживаться в установленном состоянии в течение 487 нс.

ЦАП AD558 также является комплексным конвертером; ему требуется единственное напряжение питания , а на выходе образуется сигнал напряжения. В микросхему можно только записывать, поэтому мы использовали строб WR для разрешения микросхемы, а сигнал декодирования адреса - для выбора микросхемы. Здесь также временные соотношения не будут удовлетворяться при отсутствии состояния ожидания: требует наличия данных за 200 нс до среза сигнала СЕ, а минимальная длительность СЕ составляет 150 нс. Без состояний ожидания вы получите только 180 нс и 140 нс, соответственно; два состояния ожидания увеличат эти интервалы до удовлетворительных значений 430 нс и 390 нс.

Последовательный и параллельный порты. Типичными представителями перифейрийных БИС являются микросхемы Zilog 8530 SCC (последовательный порт) и 8536 СЮ (параллельный порт и таймер). Такого рода микросхемы отличаются необычной гибкостью и умопомрачительным количеством рабочих режимов, программируемых путем засылки управляющих байтов во внутренние регистры. Некоторые из этих микросхем по сложности приближаются к микропроцессорам (см. рис. 11.13), и чтобы научиться программировать их работу, вам придется затратить немало времени.

Хотя периферийные БИС обычно разрабатываются под конкретные микропроцессоры, общность их характеристик позволяет использовать микросхемы, предназначенные для поддержки определенного семейства микропроцессоров, с процессорами других фирм. Микросхемы Zilog претендуют на роль универсальных, «магистрально-независимых» периферийных устройств, хотя при использовании их с МП 68008 возникает некоторая несовместимость в отношении строба RD, которую мы снимем, образовав задержанный строб .

Рассмотрим сначала параллельный порт . В нем используется пара стробирующих сигналов RD и WR, а также сигнал разрешения входа СЕ (который, как и обычно, поступает с выхода дешифратора адреса). Кроме того, на соответствующий вход микросхемы подаются тактовые сигналы для синхронизации таймера и управления внутренней логикой. Микросхема 8536 включает цепи полностью векторизуемых прерываний с подтверждением, выставляющие вектор на линии данных в течение цикла подтверждения прерывания. Реализация всех этих излишних для нас возможностей требует использования приоритетной цепочки, связывающей устройства (с помощью входного сигнала и выходного IEO), а также входа INTACK, управляющего установкой (программируемого) вектора. Мы же ограничимся выходным сигналом INT для организации запроса прерывания.

(см. оригинал)

Рис. 11.13. Структурная схема последовательного порта Zilog 8530. Примечание: BR - запрос шины; FlFO - «первым вошел, первым вышел»; TxD - сигнал передачи; RxD - сигнал приема; NRZ1 - кодирование без возвращения к нулю с инверсией; CRC - контроль циклическим избыточным кодом; DPLL - фазовая автоподстройка частоты; SDLC - синхронное управление линиями передачи данных.

Из состава интерфейсной шины к параллельному порту подключаются линии данных , а также адресные линии (А0, A1) для адресации внутренних регистров; использование двух младших адресных линий приводит к отображению внутренних регистров на адресное пространство, начинающееся с базового адреса. В нашем случае внутренние регистры располагаются по адресам Число адресных выводов наводит на мысль, что в микросхеме имеются 4 внутренних регистра, что, однако, весьма далеко от истины: фактически порт содержит 41 регистр для записи и 48 регистров для чтения! (Мы же предупреждали, что программирование этих микросхем - кошмарное занятие!) Для доступа к регистрам вы сначала записываете в «управляющий» регистр по адресу база байт, содержащий адрес требуемого регистра данных, а затем читаете из или записываете в выбранный регистр. В отличие от этого регистры данных параллельного порта допускают непосредственную адресацию, и в них записывают или из них читают прямо по адресам база, база и база .

На рис. 11.14 показаны временные диаграммы циклов чтения и записи, позволяющие рассмотреть проблемы синхронизации строба RD. Спецификации микросхемы 8536 дают минимальное значение интервала между установкой адресных сигналов и фронтом строба RD (время упреждения) 80 не. В спецификациях также определяется время отклика, как обычно, довольно большое - бедняге 8536 требуется 255 не для выдачи данных; длительность же сигнала RD должна составлять 390 не (минимум). С большим временем отклика мы уже умеем бороться с помощью состояний ожидания. Однако состояния ожидания не решат проблему с временем упреждения адреса по отношению к RD (из рис. 11.4 видно, что сигнал DS может появиться всего лишь через 30 не после установки правильного адреса). Чтобы все работало правильно, мы должны задержать RD на один такт ЦП: это легко сделать с помощью того же сдвигового регистра, который генерирует сигнал DTACK7.

Рис. 11.14. Синхронизация параллельного порта Zilog 8536.

Мы просто образуем логическое И «быстрого» строба RD и (инвертированного) выходного сигнала сдвигового регистра, который не устанавливается до перепада тактового сигнала ЦП между состояниями . В результате образуется задержанный строб RD (который мы назвали DELRD), начинающийся на один такт позже (в тот же момент, что и нормальный DS цикла записи). Описанная процедура предоставляет порту дополнительные 125 не для упреждения адреса (в сумме 155 не). Генератор состояний ожидания по-прежнему вводит два состояния ожидания, что делает полную длину цикла достаточной для медленных периферийных устройств.

К счастью, для сигнала WR не требуется аналогичная схема, потому что МП 68008 предусмотрительно увеличивает время упреждения на один такт для циклов записи (обратите внимание на задержку сигнала DS в цикле записи на рис. 11.4), а для микросхемы 8536 требуется то же значение времени упреждения (80 не, см. рис. 11.14).

Интерфейс последовательного порта 8530 выглядит почти так же. Отличие заключается лишь в том, что адресные входы, выбирающие внутренние регистры, называются по-другому. Сигнал АО подается на вход (выбирающий канал А или В сдвоенного порта), а сигнал вход (который выбирает регистры данных или управления). Эта микросхема тоже не обижена регистрами: в ней имеются в каждом канале 16 регистров для записи и 9 регистров для чтения; доступ к ним осуществляется так же, как и в микросхеме 8536, в два этапа.

Тактовая частота 8530 может достигать 6 МГц; мы выбрали частоту 4 МГц, которая позволяет установить скорость передачи до 9600 бод. Асинхронные линии данных работают с уровнями ТТЛ-логики, а не с биполярными сигналами стыка (см. разд. 9.14 и 10.19). Большинство драйверов стыка (например, классическая микросхема 1488) требуют двух источников питания, что для нашей системы, которая целиком питается от единственного источника , будет как бельмо на глазу. К счастью, сейчас доступны искусные микросхемы, содержащие емкостные преобразователи напряжения. Эта методика была предложена фирмой Maxim в серии микросхем МАХ232; она используется также в микросхемах фирмы LTC. Заметьте, что выход запроса прерывания с открытым стоком объединен по схеме проводного ИЛИ с соответствующим выходом микросхемы календаря-часов, так что возбуждение любого выхода приводит к автовекторизуемому прерыванию уровня IPL1. Обработчик прерывания этого уровня должен определить источник прерывания с помощью процедуры опроса, выполняя программное чтение регистра состояния каждого устройства. Соответствующая программа будет описана ниже.

Календарь-часы. Это последняя из использованных в нашем приборе периферийных БИС, и с ней тоже не все просто. Интерфейс этой микросхемы с магистралью практически такой же, как у микросхем Zilog: пара стробов «типа Intel» и 4 бит адресации внутренних регистров. Здесь могут возникнуть и те же проблемы с синхронизацией сигнала RD. Мы говорим «могут», потому что спецификация микросхемы недостаточно однозначна: в ней указывается «типичное» время упреждения от сигналов адреса до RD (100 не), но не дается минимального значения. Что имели в виду авторы, мы не знаем, но лучше не рисковать. Поскольку задержанный строб DELRD у нас уже есть, давайте используем его. Микросхема представляет собой современную БИС календаря-часов с внутренней схемой переключения питания; вы просто привешиваете к ней трехвольтовую литиевую батарейку, как показано на рис. 11.10. Прежние варианты календаря-часов требовали от вас обеспечения заданного порядка сброса управляющих сигналов при выключении, но микросхема 7170 берет на себя заботу и об этом. Конечно, бесполезно обращаться к микросхеме, если питание выключено; батарейка лишь поддерживает безостановочный ход часов в периоды спячки, так что схема просыпается с ясной головой и острым чувством времени.

Цепи питания.

Закончив разработку схемы прибора, уже не хочется обременять себя такими деталями, как питание и заземление. Не поддавайтесь этому искушению. Наша схема использует -вольтовую логику», что на практике часто означает 5 В (в нашем примере ЦП и некоторые периферийные микросхемы требуют напряжения питания от до ). Далее, в цепях питания не должно быть больших импульсных выбросов, избавиться от которых можно с помощью щедрого использования керамических конденсаторов с некоторой добавкой танталовых электролитических конденсаторов большей емкости. Крайним случаем «большого выброса» является угрожающее перенапряжение, могущее возникнуть из-за отказа последовательных стабилизаторов напряжения в цепи питания . На этот случай стоит предусмотреть схему автоматического шунтирования источника питания при перенапряжении - либо на основной плате, либо в самом источнике питания. Выбирая источник питания, учтите, что микропроцессорная плата может легко потреблять и более, а по печатным проводникам, питающим вставные платы, может протекать и много ампер. Поэтому заранее запланируйте токонесущие печатные проводники достаточно большого сечения, а также сильноточные соединительные разъемы.

Как было показано в разд. 9.11, особую важность представляют заземляющие проводники как на самих печатных платах, так и между ними. Эти проводники должны иметь минимальную индуктивность. Лучше всего отвести под них один слой многослойной печатной платы, хотя «решетчатое» заземление на двухслойной плате часто дает удовлетворительные результаты (подробнее об этом в следующей главе). Наконец, последний совет касается схемы сброса при включении питания. -цепочка (с диодом), изображенная на рис. 11.10, заманчиво проста, однако она не будет отзываться на короткие броски напряжения, достаточные для нарушения работы выполняемой программы. Если микропроцессор встроен в прибор, то результатом будут сбои в работе прибора, причем для восстановления его работоспособности вам придется каждый раз выключать и снова включать питание! Мы сталкивались с таким явлением и в промышленном оборудовании, и в собственных разработках. Самое надежное - использовать хорошую современную схему сброса, например серии фирмы Maxim.

Разделавшись с аппаратным конструированием, которое оказалось совсем несложным, перейдем к действительно твердому орешку - программированию.

Разминка: сварим яйцо.

Наш усреднитель сигналов потребует весьма сложного комплекса программ, как это обычно и бывает в мире задач реального времени. Внимательное чтение последующих разделов вознаградит читателей, собирающихся разрабатывать собственные микропроцессорные системы, так как они смогут детально познакомиться с большинством особенностей программного обеспечения аппаратуры, управляемой микропроцессором.

Перед тем, однако, как нырнуть в море, полное акул, давайте намочим ноги в мелкой луже простого (и несколько легкомысленного) примера программы для нашей микропроцессорной системы общего назначения. Компьютеры, вообще говоря, предназначены для избавления нас от рутинной работы. Пусть наш прибор каждое утро в 8 часов в течение 5 минут варит нам яйцо!

Представим, что твердотельное реле (рис. 11.10) подключено к небольшому кипятильнику, опущенному в чашку с сырым яйцом. Рассмотрим программу 11.2.

Для упрощения программы будем считать, что компьютер запущен и календарь-часы установлены. (В дальнейшем мы рассмотрим, как выполнить эти малоинтересные, но немаловажные действия!). Программа начинается с засылки нулевого байта в порт ЭЛД, чтобы выключить кипятильник; далее календарь-часы устанавливаются в 24-часовой режим при выключенных прерываниях.

После этого программа входит в цикл , пробуждение) непрерывного опроса цифры часов в микросхеме календаря-часов, пока не будет прочитана цифра в этот момент в порт ЭЛД посылается байт, заполненный единицами, в результате чего включается кипятильник и загораются все ЭЛД.

Далее программа входит во второй цикл , кипячение) непрерывного опроса цифры минут в микросхеме календаря-часов, пока не будет прочитана цифра в этот момент в порт ЭЛД посылается нулевой байт, выключающий кипятильник и гасящий ЭЛД. Наконец, программа переходит к третьему циклу , ожидание) опроса, как и в первом цикле, цифры часов, пока она не перестанет быть «8». В этот момент осуществляется безусловный переход в первый цикл ожидания 8 часов (уже завтрашних).

Мы привели эту скороспелую программу только для того, чтобы показать, как просто она может выглядеть. Не перенимайте наш стиль - многое мы сделали грубо, экономя место и не желая вдаваться в пояснения. В более совершенной программе мы могли повысить «интеллектуальный уровень» таймера, например, заставив один из портов АЦП фиксировать момент закипания воды; именно в этот момент следовало начать отсчет времени кипячения яйца, а можно было ради экономики электроэнергии еще и выключить кипятильник! Естественно также предусмотреть ввод, с помощью кнопки NMI, времени пробуждения, длительности кипячения и т.д. Порт ЦАП можно использовать для индикации времени, возможно, в виде «живых цифр», в то время как другой порт ЦАП (подключенный к динамику в подушке) мягко будит вас, тихо рассказывая что-то задушевное под аккомпанемент записанной в память мелодии , но мы отклонились от темы.

Ну что же, пора нырять!