4.7. ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ НА МДП-ТРАНЗИСТОРАХ

Свойства, электрические параметры и характеристики логических элементов на МДП-транзисторах полностью определяются свойствами электронных ключей, на которых такие злементы построены.

Рис. 4.43.

Базовый логический элемент (рис. строится на последовательно включенных МДП-транзисторах, число которых определяется требуемым числом входов , с общей линейной (рис. ), нелинейной (рис. ) нагрузкой, а также на основе комплементарных пар (рис. . Их условное графическое изображение показано на рис. 4.43,г.

В приведенном на рис. 4.43 случае и выход элемента подключается к общей шине только при одновременном отпирании транзисторов высокими уровнями входных напряжений . Сопротивление группы последовательно соединенных транзисторов определяется наименее открытым из них, на затвор которого подан наименьший из входных уровней. Поэтому для рассматриваемых схем доминирующим является напряжение

и если , то вся группа из входных транзисторов образует общий канал для протекания тока. Для логических элементов с линейной и нелинейной нагрузками это ток от источника питания через или нелинейный двухполюеннк на транзисторе (рис. ). В элементе на КМДП-транзисторах сквозной ток исключен, так как транзисторы с объединенными затворами в статике всегда находятся в противоположных режимах. Поэтому открытым состоянием -канальных транзисторов последовательной структуры соответствуют состояния отсечки -канальных транзисторов параллельной структуры, и наоборот. Транзисторы VTV и в КМДП-элементе можно рассматривать как коммутируемую нагрузку, проводимость которой при ничтожно мала. Таким образом, если транзисторы открыты, то на выходе устанавливается низкий уровень . При всех остальных комбинациях входных сигналов хотя бы один из последовательно включенных транзисторов заперт, выход логического элемента отключается от шины «земля» и через сопротивление нагрузки транзистор или транзисторы в схеме рис. 4.43) подключается к шнне источника питания . На выходе устанавливается высокий уровень напряжения (для схем и в).

Допустимое число входов обычно 4, так как последовательное включение транзисторов обусловливает рост общего сопротивтения последоватечьной группы в открытом состоянии, что влечет за собой увеличение уровня «логического 0» и уменьшение логического перепада на выходе элемента, а также увеличение длительности фронта выходного сигнала. Это в меньшей степени относится к элементу на КМДП-транзисторах, для которых ограничение коэффициента объединения обусловлено усложнением топологии ИМС и снижением быстродействия из-за увеличения в раз эквивалентной емкости параллельной группы транзнсторов.

В логических элементах ИЛИ—НЕ с линейной (рис. ), нелинейной (рис. ) нагрузкой и на основе КМДП-элементов (рис. 4.40,в) электронные ключи объединяются в параллельную группу по числу входов . Сопротивление группы параллельно соединенных транзисторов определяется наименьшим 3 параллельных звеньев, т. е. транзистором, на затвор которого подано наибольшее из входных напряжений. В этом случае доминирующим является напряжение .

Если , то общее сопротивление группы транзисторов мало и выход логического элемента подключается к шине "земля".

Через открытые транзисторы и стоковую нагрузку , транзистор от источника питания протекает ток . На выходе устанавливается низкий уровень сигнала величина которого определяется соотношением сопротивления в цепи стока и сопротивления группы открытых транзисторов. Только при одной комбинации входных сигналов, когда на все входы элемента поданы низкие уровни сигналов (либо входы свободны) и , выход элемента через стоковую нагрузку (резистор , транзистор или открытые транзисторы элемента на КМДП-транзисторах) подключается к шине источника напряжения . На выходе формируется высокий уровень напряжения . Для рассматриваемых на рис. 4.44 схем при входных логических переменных выходная величина определяется как случае логического элемента ИЛИ—НЕ допустимое количество входов ограничено в основном увеличением эквивалентной выходной емкости и увеличением длительности фронтов выходного сигнала.

Рис. 4.44.

Благодаря высокому входному сопротивлению МДП-транзисторов логические элементы на основе, на подобные элементы, имеют в статическом режиме достаточно большую нагрузочную способность, которая ограничена снижением быстродействия с ростом эквивалентной емкости . Постоянная времени перезаряда выходной емкости зависит также и от сопротивления в цепи тока но с уменьшением растет ток потребления и падает логический перепад напряжения выходного сигнала.

Для обеспечения большого коэффициента разветвления без снижения быстродействия или увеличения потребляемой мощности от источника питания применяют специальные буферные усилители с инвертированием (рис. ) или без инвертирования (рис. ) сигнала. В двухкаскадном буферном усилителе первый каскад (транзисторы ) представляет собой инвертор с высокоомной нагрузкой в цепи стока , но с малой емкостью нагрузки. Второй каскад на транзисторах выполнен по двухтактной схеме и управляется противофазными сигналами со входа и с выхода инвертора. Поэтому сквозной ток источника питания через транзисторы , исключен и они в открытом состоянии имеют весьма малое сопротивление.

В результате при малом собственном потреблении тока (в основном за счет первого каскада) буферные усилители обеспечивают перезаряд эквивалентной емкости нагрузки С через малые сопротивления транзисторов в открытом состоянии. При этом нагрузочная способность без потери быстродействия возрастает до .

Логические элементы двухступенчатой логики (рис. 4.46) строятся в виде комбинаций последовательных и параллельных групп -транзисторов. В схеме рис. 4.46,а каждая из пар последовательно включенных транзисторов , в системе положительной логики реализуют операцию логического умножения и ток протекает, если

Рис. 4.45.

Рис. 4.46.

Если через нагрузочный транзистор проходит какой-либо из токов Г или их сумма, на выходе устанавливается низкий потенциал, т. е. логический элемент реализует Функцию И—ИЛИ—НЕ и его условное графически обозначение показано на рис. 4.46, б. Вариант этой схемы с закороченными стоками транзисторов (штриховая линия) реализует логическую функцию ИЛИ—И—НЕ (рис. 4.45, в).

В цифровой схемотехнике используются логические элементы, реализующие операцию сравнения двух логических временных. По определению для этого должна быть вычислена функция которая может быть реализована как на МДП-транзнсторах одного типа проводимости (рис. 4.46,г), так и на КМДП-транзисторах (рис. ).

Транзисторы (рис. 4.46,г) реализуют функцию логического сложения , результат перемножается с промежуточным результатом , получаемым на выходе первой ступени на транзисторах . На выходе у по аналогии со схемой рис. получаем

В схеме рис. при заперты транзисторы , а при — транзисторы . В обоих случаях ток через нагрузочный транзистор не течет и выходе у устанавливается высокий уровень («логическая ) При других комбинациях входных сигналов открыта пара транзисторов или и на выходе устанавливается «логический 0».

Рис. 4.47.

Коммутация цепей с аналоговыми сигналами и реализация динамических межкаскадных связей обусловливает необходимость использования двунаправленных аналоговых ключей с цифровым управлением (рис. 4.47). Собственно ключ построен на транзисторах (рис. 4.47,а). Инвертор на транзисторах обеспечивает получение противофазных сигналов управления V и V, с помощью которых в -канальном и -канальном транзисторах одновременно индуцируется канал при V — I либо оба транзистора при заперты. Проводимость каждого транзисторов во включенном состоянии зависит не только от напряжения затвор — подложка, но также пропорциональна напряжению между затвором и истоком, т. е. зависит от величины коммутируемого напряжения . С ростом проводимость -канальною транзистора уменьшается, а -канального , начиная с растет (рис. ). При выключается транзистор VТ3 и проводит только -канал. Проводимость ключа с некотором диапазоне (область I) практически постоянна и аналоговые сигналы передаются с минимальной погрешностью. Чем больше сопротивление нагрузки такого ключа, тем меньше погрешность передачи.

Двунаправленные ключи можио эффективно использовать для управления зарядом и разрядом емкостей динамических элментов в динамических элементах взаимосвязь между тстродействием и энергопотреблением уменьшена благодаря Фиксации логических сигналов в внде напряжения заряженной или разряженной емкости. Перезарядом емкостей управляют синхроимпульсы, которые открывают соответствующие ключ» на МДП-транзисторах, запертые в паузах между синхроимпульсами. Поскольку входное сопротивление МДП-транзистора по цепи затвора и сопротивление капала в режиме отсечки весьма велико, заряд и напряжение на емкости в течение определенного времени сохраняются и являются носителем информации. Транзисторы динамических элементов открываются лишь на короткий промежуток времени, поэтому их можно выполнить низкоомными для обеспечения требуемого быстродействия.

Рис. 4.48.

В простейшем динамическом элементе — однотактном динамическом инверторе (рис. 4.48,а) конденсатор служит для оперативного хранения информации. В емкость включаются межмектродиые и паразитные емкости подключаемых выводов транзисторов. В моменты действия синхроимпульсов транзисторы открыты и емкость в зависимости от состояния транзистора либо разряжается через открытые транзисторы , либо заряжаетсяот источника питания через транзистор , если заперт входным сигналом . Для обеспечения перепада напряжений на емкости близкого к величине напряжения питания необходимо, чтобы суммарное сопротивление открытых транзисторов было приблизительно в 20 раз меньше сопротивления открытого транзистора . Низкоомные каналы транзисторов реализуются за счет увеличения занимаемой транзисторами площади на подложке. В схеме управляющий транзистор может занимать вдвое меньшую площадь при неизменных размерах транзистора и величине перепада напряжения на емкости , поскольку перепад напряжения определяется соотношением сопротивлений двух транзисторов . В такой схеме не только разряд, но и заряд емкости происходит через два транзистора, поэтому быстродействие элемента несколько снижается.

Временная диаграмма работы динамических инверторов . 4.48,в) показывает, что фронты выходного сигнала нхронизированы импульсами .

Энергопотребление динамических элементов можно еще уменьшить, если исключить одновременное включение цепей заряда и разряда (транзисторы всхеме рис. .

Такой режим работы реализуется в динамических элементах с двухфазной синхронизацией (рис. 4.49) [14]. В двухтактном динамическом инверторе на МДП-транзисторах (рис. 4.49,а) снгнал «логической 1» представлен высоким потенциалом , а «логический 0» — серией прямоугольных имтульсов с частотой синхронизирующих серий и скважностью Q да 2.

Рис. 4.49.

Это не всегда приемлемо и в схеме на КМДП-транзисторах (рис. ) «логический 0» представлен постоянным низким потенциалом Соответствующие временные диаграммы выходных сигналов показаны на рис. 4.49,в.

Рис. 4.50.

На основе двухтактного динамического инвертора реализуются динамические логические элементы , ИЛИ—НЕ (рис. 4.50).

В них вместо управляющего транзистора используется группа из соответственно последовательно или параллельно (ИЛИ—НЕ) включенных сопротивление открытых транзисторов и транзисторов последней группы (рис. 4.50, а) должно удовлетворять условниюров последовательной группы (рис. 4.50,а) должны удовлетворять условию

где — дифференциальное сопротивление МДП-транзистора в триодном режиме, длительность синхроимпульсов серии, управляющей разрядом емкости . Соотношение (4.40) накладывает ограничение на число входов элемента либо на минимальные размеры его транзисторов . С этой точки зрения базовые динамические элементы ИЛИ—НЕ предпочтительнее, тем более, что они избавлены от главного недостатка статических элементов ИЛИ—НЕ на МДП-транзисторах — большого энергопотребления.

Рис. 4.51.

Основными достоинствами логических элементов на МДП и КМДП-транзисторах являются высокая степень интеграции (до элементов на кристалле), низкое энергопотребление в статическом режиме, высокая помехоустойчивость, сохранение работоспособности под оздеиствнем дестабилизирующих внешних факторов (изменение бающих напряжений, температуры окружающей среды, излучения). К недостатку МДП- и можно отнести ограничение быстродействия, на пропорциональной зависимостью рассеиваемой на элементе активной мощности от частоты переключения.

Таблица 4.4

В табл. 4.4 приведены классификационные параметры для логических элементов наиболее распространенной и рекомендуемой к применению серии ИМС на основе КМДП-технологии. Коммутация внешних выводов корпуса для приведенных в табл. 4.4 ИМС показана на рис. 4.51.