6.2. РЕГИСТРЫ

Регистры — это последовательностные устройства, предназначенные для приема, хранения, простых преобразований и передачи двоичных чисел. Под простыми преобразованиями понимаются сдвиг чисел на заданное количество разрядов, а также преобразование последовательностного двоичного кода в парачлельный и параллельного в последовательностный., разовыми элементами регистров являются триггеры, когорые дополняются комбинационными логическими элементами для реализации различных связей между разрядами регистра и управления приемом и передачей операндов. Основное функциональное назначение регистров — оперативная память для многоразрядных двоичных чисел.

В зависимости от способа приема и передачи двоичной информации различают параллельные, последовательные, последовательно-параллельные, параллельно-последовательные и универсальные регистры.

В параллельных регистрах или регистрах памяти вывод всех разрядов числа производится одновременно один такт. Для построения -разрядного регистра памяти требуется триггеров.

Параллельные регистры служат основным функциональным элементом для построения оперативных запоминающих устройств.

В последовательных регистрах ввод/вывод информации осуществляется через один информационный вход и один выход поразрядно со сдвигом числа. Поэтому последовательные регистры называют сдвигающими (или сдвиговыми). За один такт вводимая или выводимая информация сдвигается на один разряд вправо или влево. Сдвигающие регистры, реализующие по команде управления сдвиги информации вправо или влево, называют реверсивными.

Последовательно-параллельные регистры имеют один информационный вход для последовательного ввода числа в режиме сдвига и выходные вентили для выдачи -разрядного числа параллельным кодом. Такие регистры выполняют преобразование последовательного кода в параллельный.

В параллельно-последовательные регистры информация вводится параллельным кодом за один такт через тактируемые входные вентили, а выводится из них последовательно по одному разряду в каждом тактовом интервале. Тем самым реализуется операция преобразования параллельного кода в последовательный.

Универсальные регистры сочетают в себе возможности вышеперечисленных типов регистров и, кроме того, обеспечивают режимы отключения входов и выходов (третье логическое состояние) регистра от общей информационной шины, перекоммутацию местами входов и выходов регистра и тем самым переключение функций прием передача информации в общую информационную шину.

Технические параметры регистров определяются параметрами их основного фуикциоиального узла — триггера и разрядностью операнда.

Параллельные регистры. При построении параллельных регистров обычно используются простейшие асинхронные -триггеры и синхронные RS- и На рис. 6.22 представлены варианты параллельных регистров, отличающиеся типом триггеров и составом входных выходных информационных . Регистр на основе асинхронных -триггеров (рис. ) перед занесением очередного -разрядного числа входов требует предварительного сброса всех триггеров в нулевое состояние. Сброс производится сигналом . Ввод информации в регистр происходит по сигналу .

. Если на некотором входе , то н данный триггер (с инверсным управлением) переключается в состояние «1». Если на входе то триггер, сохраняет состояние . Вывод информации из регистра производится по сигналу , определяющему состояния выходов . Если , то на всех выходах устанавливаются уровни «логической 1», а при имеем . Основной недостаток данного регистра — необходимость предварительной очистки регистра, из-за чего обновление информации осуществляется за два такта.

В регистре также на основе асинхронных -триггеров предварительная очистка не требуется, поскольку обновление информации в нем происходят установкой триггеров состояние "1" и «0» за один такт.

Для этого на входе регистра требуется вдвое больше логических элементов и лнний связи. В схеме показан способ выдачи информации в прямом коде (команда и/или в обратном коде (команда . Асинхронные -триггеры в сочетании со входными вентилями (рис. 6.22,а, в) но существу образуют варианты синхронных -триггеров.

На рис. 6.22,в показана схема параллельного регистра на основе синхронных -триггеров. Здесь в качестве входных используются логические элементы, входящие в схему -триггеров. Ввод информации происходит на интервале синхронизации при .

Рис. 6.22.

В качестве выходных использованы логические элементы И—ИЛИ—НЕ, которые формируют выходные сигналы согласно выражению

т. е. при информация из регистра выдается в прямом коде, а при — в обратном.

Если выражение (6.16) тождественно преобразовать к одной из форм

то выходную цепь регистра (рис. 6.22,в) можно реализовать на логических элементах ИСКЛЮЧАЮЩЕЕ ИЛИ (рис. 6.22,г). Выбор способа ввода информации в регистр или ее вывода обычно обусловлен требованиями быстродействия и условиями реализации регистра в цифровом устройстве.

Сдвигающие регистры. Рассмотрим последовательные, последовательно-параллельные и параллельно-последовательные регистры, которые должны выполнять операцию сдвига при последовательном вводе и/или выводе информации.

Сдвиг числа реализуется перезаписью состояний между соседними триггерами регистра в направлении сдвига. Таким образом, каждый разряд регистра одновременно принимает информацию из предыдущего разряда и передает информацию в последующий. Во избежание явления гонок эти процессы должны быть разделены во времени. Это достигается включением элементов линий задержек в связи между разрядами либо использованием двухтактных триггеров. В интегральной схемотехнике статические сдвигаюющие регистры строятся преимущественно на двухтактных D- и -триггерах.

При однонаправленном сдвиге информации достаточно реализовать непосредственные связи между выходами предыдущего и входами последующего триггера -типа (рис. 6.23,а, б). В сдвигающем регистре на -триггерах (рис. ) для передачи информации между разрядами требуется связь между , а в случае использования -триггеров (рис. ) — двойные связи; .

Рис. 6.23.

В остальном структуры, принцип работы и параметры данных регистров аналогичны. Ввод информации может производиться последовательно со входа X с последующим сдвигом информации вправо на один разряд по каждому синхроимпульсу С либо параллельно со входов А по сигналу асинхронной записи числа в предварительно очищенный региар (сигналом асинхронного сброса триггеров в состояние ) По положительному фронту синхроимпульса происходит запись информации со входов D и X в триггеры первых ступеней М. Выходные уровни триггеров при этом остаются неизменными (см. рис. 6.23,в). По отрицательному фронту синхроимпульса входы ступени М блокируются и записанная в них информация передается в триггеры ступени S. Происходит переключение выгодных уровней -трнггеров. Таким образом, реализуется чисто последовательный регистр со сдвигом числа вправо (показано стрелкой на рис. 6.23,в, вход — X, выход — ), последовательно-параллельный (вход — X, выходы — ) и параллельно-последовательный (входы — , выход — ). Кроме того, при замыкании выхода последнего разряда с последовательным входом X (штриховая линия) реализуется кольцевой сдвигающий регистр. Информация в кольцевой регистр вводится параллельным кодом со входов и затей циркулирует в замкнутом кольце под действием тактовых синхроимпульсов С.

Кольцевые регистры удобно использовать для построения, например, тактовых генераторов цифровых устройств.

В реверсивных сдвигающих регистрах для обеспечения возможности сдвига информации в обоих направлениях выход каждого разряда должен быть связан через логические элементы переключения направления сдвига со входами предыдущего и последующего разрядов. Пусть направление сдвига задается логическим уровнем сигнала Е так, что при осуществляется сдвиг вправо. , а при происходит сдвиг влево; . Тогда триггер реверсивного сдвигающего регистра должен управляться сигналом который формируется логическим элементом И—ИЛИ—НЕ (рис. 6.24, а) либо на логических элементах .

Рис. 6.24.

Для сигнала в соотношении (6.17) используется сигнал последовательного входа при сдвиге вправо или при построении кольцевого сдвигающего вправо регистра. Аналогично , в качестве сигнала используется последовательный вход У при сдвиге влево или , для кольцевого сдвигающего влево регистра. На рис. 6.24, б показан тождественный согласно выражению (6.17) вариант схемы управления разрядом реверсивного сдаигающего регистра.

На рис. 6.25 показан вариант реверсивного сдвигающего регистра на основе -триггеров. Сигнал на входах определяется аналогично согласно выражению (6.17), а на выходах всегда благодаря инверторам во входных цепях.

Параллельный ввод информации в асинхронном режиме в сдвигающие регистры возможен, например, через несинхронизируемые входы R и S. Синхронный параллельный ввод реализуется через систему логических элементов управления сдвигом. Так как в данном случае предусматриваются состояния регистра (параллельный ввод, сдвиг вправо, сдвиг влево), одного двоичного управляющего сигнала Е уже недостаточно для управления ими. Пусть два управляющих режимом работы сигнала кодируют состояние регистра в соответствии с табл. 6.4.

Тогда входы D и С разряда определяются следующими логическими уравнениями:

Рис. 6.25.

Соответствующий сдвигающий регистр на основе -триггеров показан на рис. 6.26. Здесь — входы параллельного ввода информации, X — последовательный вход для сдвига вправо, Y — последовательный вход для сдвига влево.

Динамические регистры — регистры, для которых определена верхняя граница временного интервала хранения информации без восстановления. Чаще всего в них физическим носителем информации является заряд некоторой емкости или зарядовый пакет в объеме полупроводника [4; 14]. Для управления зарядом используют МДП-транзисторы, обладающие весьма большим сопротивлением в запертом состоянии Ом). Используя логические элементы на МДП-транзисторах, можно по заданному алгоритму управлять зарядом и напряжением на некоторой паразитной емкости.

На рис. показана схема -тактного динамического регистра на -МДП-транзисторах, каждый разряд которого выполнен на шести транзисторах . Каждый разряд содержит два тактируемых ключа на транзисторах соответственно — эквивалентные входные емкости ключей.

Пусть на вход разряда поступает от разряда логический сигнал , которому соответствует электрический сигнал , и все остальйые емкости разряжены.

Таблица 6.4

Тактовый импульс (рис. 6.27, б) открывает транзисторы всех разрядов и конденсаторы через них заряжаются до напряжения . Тактовые импульсы открывают транзисторы и в зависимости от состояния транзисторов , которое определяется напряжениями на конденсаторах , конденсаторы либо разряжаются через транзисторы , либо сохраняют заряд и напряжение , если соответствующий транзистор заперт. В рассматриваемом примере транзистор на такте открыт, заперт, поэтому разряжается, тогда как . сохраняет заряд.

Рис. 6.26.

Рис. 6.27.

Тактовый импульс открывает транзисторы разрядов и обусловливает заряд конденсаторов . На следующем такте открываются транзисторы и в зависимости от состояния транзисторов , которое зависит от напряжения на конденсаторах , происходит разряд конденсаторов через последовательно соединенные открытые транзисторы , либо конденсатор сохраняет заряд. На временной диаграмме (рис. 6.27, б) видно, что сохраняет заряд, разряжается через . Таким образом, -тактный цикл «логические 0 и сдвигаются на один разряд (показано стрелками на рис. 6.27, б).

Основное достоинство динамического регистра на МДП-транзисторах — низкое потребление мощности. Это обусловлено отсутствием сквозных токов в ключах, коммутируемых сдвинутыми во времени тактовыми импульсами . Потребление мощности связано только с зарядом паразитных конденсаторов . Благодаря этому при изготовлении многоразрядных динамических регистров возможна весьма высокая степень интеграции элементов.

Недостаток динамических регистров — ограничение сверху длительностей тактовых импульсов, которое связано с конечным временем хранения заряда на паразитных емкостях -транзисторов. Вследствие этого рабочая частота динамического регистра ограничена

Другой недостаток — сложность тактирования ретстра четырьмя сдвинутыми во времени тактовыми последовательностями.

Отмеченные достоинства и недостатки присущи и динамическим регистрам на основе приборов с зарядовой связью (ПЗС) [34]. Регистры на основе ПЗС относятся к элементам функциональной электроники, у которых нет четких границ между электронными компонентами. Поэтому протекающие в них процессы рассматриваются в некоторой среде с распределенными параметрами.

Рис. 6.28.

Функционирование ПЗС-регистра основано на том, что в каждой из составляющих его последовательно расположенных МДП-структур можно создать локальный приповерхностный заряд неосновных носителей и переключением потенциалов затворов соответствующими тактовыми последовательностями перемещать этот заряд вдоль канала от некоторого входного электрода к выходному. Совокупность МДП-структур ПЗС-регистра формируется на общей полупроводниковой подложке (рис. 6.28). Зарядовый пакет образуется в области электрода-инжектора И управляющим напряжением . Перемещение зарядового пакета вдоль канала синхронизируется тактовыми импульсами на фазовых электродах . Импульсный выходной сигнал формируется при достижении зарядовым пакетом выходного электрода Q.

Кроме названных ПЗС-регистр может также содержать управляющие электроды (для отключения инжектора от канала) и или , (для отключения выходного электрода от канала).

Процессы формирования, хранения в течение ограниченного времени и направленной передачи зарядовых пакетов связаны с распределением потенциалов в полупроводнике канала при заданных напряжениях на внешних электродах и иллюстрируются зонной диаграммой (рис. 6.29).

Примерно через после того, как напряжение на некотором затворе превысит пороговое напряжение основные носители переходят в глубь полупроводника, образуя обедненный слой глубиной с с поверхностным потенциалом . У поверхности образуется потенциальная яма для неосновных носителей, куда они «скатываются» из обедненного слоя соседнего элемента под воздействием электрического поля. Так как скорость термогенерации неосновных носителей относительно велика, потенциальную яму можно использовать только для временного хранения несущих информацию зарядовых пакетов. Максимальное время хранения зарядовых пакетов ограничено процессами рекомбинации и имеет порядок десятков наносекунд [56].

Рис. 6.29.

Рис. 6.30.

Для управления работой ПЗС-регистра можно использовать одно- и двухступенчатые нмпульсы. На практике чаще используется управление одноступенчатыми импульсами с временным перекрытием фазовых последовательностей (рис. 6.30).

Под действием напряжения на инжекторе за время инжекции формируется зарядовый пакет

где — обратный ток инжекторного -перехода; — температурный потенциал.

По мере синхронизируемого перемещения зарядового пакета вдоль канала ПЗС-регистра он уменьшается за счет инерционности неосновных носителей, рекомбинации с термогенерированными носителями, а также частичной обратной передачи. Ток выходного электрода Q содержит две составляющие: ток обратно-смещенного -перехода, к которому приложено напряжение , и ток информационного зарядового пакета

Рис. 6.31

Оконечный усилитель по импульсу тока формирует выходной импульс ПЗС-регистра. ПЗС-регистры сохраняют работоспособность в диапазоне частот фазовых импульсов .

Динамические регистры применяют в качестве цифровых Линий задержки, в устройствах с последовательной обработкой Информации и в последовательных ОЗУ большой емкости.

Таблица 6.5.

(см. оригинал)

В табл. 6 5 приведены параметры регистров промышленных серий цифровых ИМС, а на рис. условные графические обозначения.