Глава 6. ПОСЛЕДОВАТЕЛЬНОСТНЫЕ СХЕМЫ

6 1. ТРИГГЕРЫ

К последовательностным схемам относятся различные типы логических элементов с двумя или более устойчивыми состояниями и устройстьа на их основе, функции выходов которых определяются не только комбинацией действующих на входах внешних сигналов, но и в отличие от комбинационных схем некоторыми внутренними сигналами (состояниями), учитывающими предыдущие входные воздействия: регистры иамяти, счетчики импульсов, накапливающие сумматоры, оперативные запоминающие устройства и т. д. Наиболее часто в качестве базовых элементов последовательностных схем используются логические элементы с двумя устойчивыми состояниями, которые в сочетании с двоичными комбинацюнными схемами образуют элементный базис двоичных цифровых устройств. В многообразии бистабильных логических элементов особенно широкое применение нашли триггеры, рассмотрению принципов построения и применения которых посвящена данная глава.

Триггерами называют спусковые или регенеративные устройства с двумя возможными устойчивыми состояниями, в которые они могут устанавливаться управляющими входными сигналами. Существует большое количество разновидностей триггеров, которые различаются по виду входных и выходных сигналов, а также по способу управления состояниями записи информации в триггер [38].

По виду входных сигналов различают триггеры с импульсным и потенциальным управлением. В цифровых вычислительных устройствах в основном применяются триггеры с потенциальным управлением.

По способу записи информации триггеры подразделяются на асинхронные и синхронные (тактируемые). В асинхронных триггерах момент переключения определяется моментом смеиы кодовой комбинации на информационных входах. В синхронных триггерах смена состояний осуществляется в строго определенные моменты времени действия специальных тактирующих импульсов. Синхронизация триггеров производится по уровню тактирующего сигнала либо по его положительному или отрицательному фронту.

По виду выходных сигналов различают статические и динамические триггеры. В статических триггерах устойчивые состояния идентифицируются по уровням постоянных напряжений на их выходах.

Состояния динамических триггеров определяются по наличию или отсутствию на выходах непрерывной серии импульсов. Наибольшее распространение в цифровой схемотехнике получили статические триггеры.

Функционально триггер можно представить в виде элемента памяти со схемой управления (рис. 6.1). Элемент памяти хранит информацию о результате предыдущего воздействия на триггер. Схема управления реализует правила реагирования триггера на различные входные сигналы и их комбинации. В конечном счете схема управления вырабатывает сигналы, которые обеспечивают хранение информации в запоминающем элементе, подтверждение состояния либо переключение запоминающего элемента в новое состояние. В двоичном триггере для смены состояний запоминающего элемента достаточно выработать сигналы установки в единичное состояние (Установка ) и в нулевое (Установка ).

Рис. 6.1.

Отсутствие сигналов установки соответствует режиму хранения информации, а их одновременное действие приводит к неопределенному результату, поэтому такое управление обычно не используется.

По реакции триггера на входные управляющие воздействия различают следующие виды входов :

S — вход для установки — установка) триггера в состояние (на основном или прямом выходе триггера 0 устанавливается сигнал «лстческая 1», т. е.

R — вход для сброса (Reset — сброс, возврат) триггера в состояние «0»

D — вход для установки триггера в состояние «1» при или «0» при задержкой (Delay — задержка) переключения выходов Q, по отношению ко входу

Т — вход переключения (Toggle — релаксатор) триггера в противоположное состояние аналогично счету по модулю 2, поэтому вход Т называют счетным;

J, К — входы для установки (Jerk — включение) и сброса (Кill — отключение) триггера в состояния соответственно «1» и «0» аналогично входам 5 и R; отличие состоит в том, что одновременное возбуждение входов S и R обусловливает неопределенность перехода триггера в одно из двух возможных состояний, а одновременное возбуждение входов J и К вызывает однозначно смену состояния триггера аналогично входу Т;

С — вход синхронизации (Clock — часы) для точного задания моментов переключения состояний триггера;

V — вход для разрешения или запрета реагирования триггера на соответствующие управляющие входы.

Обычно триггеры содержат лишь часть из перечисленных типов входов, причем некоторые из них являются кратными. совокупности управляющих входов различают:

R,S-триггеры с раздельными входами установки в состояние -триггеры бывают асинхронными и синхронными, если кроме S и R имеется вход С;

D-триггеры с записью информации по одному входу D в моменты времени, определяемые синхроимпульсами С;

T-триггеры со счетным входом;

JK-триггеры — универсальные триггеры, в которых входы J и К в отдельности реализуют раздельное управление, а совместно — счетный режим.

Кроме названных типов существует много разновидностей триггеров с комбинированным управлением названными типами входов с синхронизацией или без нее, с блокировкой каких-либо информационных входов или без нее. Триггеры, синхронизируемые уровнем синхроимпульса, могут в течение действия синхроимпульса многократно переключаться управляющими сигналами. В паузе между синхроимпульсами их состояния не изменяются независимо от управляющих сигналов.

Триггеры, синхронизируемые фронтом, изменяют состояния лишь в момент переключения уровней синхроимпульса из в «1» (положительный фронт) или из «1» в (отрицательный фронт). При любых постоянных уровнях синхроимпульса триггер сохраняет состояние при всевозможных изменениях управляющих сигналов. Следовательно, синхронизируемый фронтом триггер за время действия синхроимпульса любой длительности может переключиться только один раз.

Триггеры описываются совокупностью статических и динамических параметров.

Важнейшим из статических параметров, аналогично логическим элементам, являются коэффициент объединения по входу — коэффициент разветвления по выходу — , входные к выходные уровни напряжения , входные и выходные токи .

Основными динамическими параметрами триггера являются:

— разрешающее время, определяемое как минимальный период следования входных сигналов, при котором триггер сохраняет работоспособность; разрешающее время определяет максимальную частоту переключения

— длительность задержки распространения сигнала, измеряемая на выходах триггера по отношению к каждому из входов;

- минимальная длительность входного сигнала, при которой триггер адекватно реагирует на управляющее воздействие.

Технические реализации триггеров отличаются типом используемых активных компонентов и способом их включения. Прежде всего это относится к собственно запоминающему элементу триггера. Для обеспечения переключения состояний запоминающего элемента с максимальной скоростью в нем используется так называемый регенеративный режим, который имеет место, если в схеме действует положительная обратная связь либо используются электронные компоненты с участком отрица тельного динамического сопротивления на ВАХ (негатроны).

В системе с положительной обратной связью регенеративные процессы возникают при условии, что модуль результирующего коэффициента передачи в замкнутом контуре в широком диапазоне частот

где — коэффициенты передачи напряжения (тока) звеньев контура. Отношение (6.1) называют условием баланса амплитуд. Оно выполняется, если затухание сигнала на пассивных компонентах компенсируется усилением активных компонентов.

В качестве активных компонентов можно использовать усилительные каскады на биполярных и полевых транзисторах, операционных усилителях, электронные ключи на транзисторах и комбинационные логические элементы.

Рис. 6.2.

Из негатронов для построения триггеров используются туннельные диоды, динисторы, тиристоры и их транзисторные эквиваленты.

Триггеры на транзисторах. Простейший триггер на транзисторах можно получить, соединив последовательно в кольцо два инвертирующих транзисторных ключа (рис. 6.2,а). В результате получаем симметричный триггер c коллекторно-базовыми связями (рис. ) (точнее, это пока лишь только запоминающая ячейка триггера без цепей управления). Отметим, что резисторы и источники базового смещения — в случае кремниевых биполярных транзисторов не обязательны. Коэффициент усиления по напряжению каждого ключа при активном режиме работы транзисторов

Очевидно, условие баланса в этом случае выполняется легко выбором параметров

Поскольку каждый ключ инвертирует сигнал или (для гармонического сигнала) сдвигает фазу на , суммарный сдвиг фазы в замкнутом контуре для широкого диапазона частот

что соответствует положительной обратной связи (баланс фаз).

Одновременное выполнение условий (6.3) и (6.4) соответствует неустойчивому режиму работы схемы, когда любая флуктуация или помеха вызывает лавинообразный переход схемы в состояние, в котором хотя бы одно из условий самовозбуждения (6.3), (6.4) не выполняется. Обычно это связано с переходом активного компонента в граничный режим, в котором и . Для биполярного транзистора это режим насыщения или отсечки.

В рассматриваемой схеме (рис. 6.2) подключение источника коллекторного питания и базового смещения — вызывает регенеративное переключение схемы в одно из двух состояний, в которых один из транзисторов насыщен (например, ), а другой находится в режиме отсечки. Низкий потенциал с коллектора насыщенного транзистора через резистор коллекторно-базовой связи управляет режимом транзистора и обусловливает режим отсечки, если для выполняется услозие (4.33).

На коллекторе запертого транзистора устанавливается высокий потенциал [12]

который при выполнении условия (4.7) поддерживает транзистор в режиме насыщения. Данное состояние устойчиво, так как для обоих плеч триггера и самовозбуждение невозможно. Для принятых на рис. обозначений описанное состояние соответствует нулевому состоянию триггера . Схема триггера на рис. 6.2 топологически и электрически симметрична, поэтому триггер аналогично сколь угодно долго может находиться в единичном устойчивом состоянии , в котором транзистор VT1 заперт, насыщен.

В каждом из состоянии один из ускоряющих конденсаторов ключей триггера оказывается заряженным приблизительно до напряжения а другой, подключенный к коллектору насыщенного транзистора, практически разряжен.

Для переключения состояния тршгера необходим внешний управляющий сигнал, переводящий транзисторы из граничных режимов в активный режим. Схема запуска триггера должна сформировать кратковременный импульс напряжения или тока, подаваемый непосредственно на базу транзистора или через коллекторно-базовую связь (запуск в коллектор). Запускающий импульс должен отпирать запертый транзистор или переводить ранее насыщенный транзистор в активный режим, т. е. запирать его. Чаще запуск триггера осуществляется запирающими импульсами, поскольку при этом меньше нагружен источник входных импульсов. В случае -транзисторов для переключения триггера запирающими импульсами необходимы запускающие импульсы отрицательной полярности.

Рассмотрим переходные процессы в триггере (см. рис. 6.2) при переключении его из нулевого состояния в единичное. Переключение инициируется импульсом тока от источника (рис. ), имитирующего действие схемы управления. В момент (рис. 6.3) импульс тока с амплитудой подается в базу насыщенного транзистора . Ток базы скачком уменьшается на величину , меняет знак и начинается рассасывание заряда неосновных носителей в базе транзистора VT1. В течение этапа рассасывания выходные напряжения триггера остаются неизменными. Этап рассасывания заканчивается в момент переходом транзистора из насыщения в активный режим. Длительность процесса рассасывания зависит от степени насыщения транзистора [24]:

где .

Рис. 6.3.

В момент (L начинает нарастать напряжение на коллекторе транзистора ). Положительное приращение через конденсатор С передается на базу транзистора и запирающее напряжение по модулю уменьшается, подготавливая переход транзистора VT2 из отсечки в активный режим. Этап подготовки занимает интервал до момента времени [24]

и заканчивается переходом транзистора в активный режим. Как видно из рис. 6.3, на втапе подготовки происходят синхронное увеличение напряжений и уменьшение тока .

С момента оба транзистора находятся в активном режиме, поэтому процесс переключения лавинообразно ускоряется действующей положительной обратной связью. Этап регенерации завершается в момент переходом транзистора VT1 в режим отсечки и затем транзистора в режим насыщения. Ток базы на этапе регенерации нарастает до значения за счет реактивной составляющей (ток конденсатора ), после чего по мере заряда ток С спадает до постоянного значения . Длительность этапа регенерации определяется частотными свойствами транзистора [24]:

и составляет обычно доли микросекунд.

После этапа регенерации следует этап установления тока коллектора и напряжения на коллекторе открытого транзистора , в течение которого в базе транзистора накапливается заряд неосновных носителей. В момент завершается переход транзистора в режим насыщения. Длительность этапа установления

где

— коэффициент насыщения открытого транзистора триггера.

Переходный процесс опрокидывания триггера продолжается этапом восстановления, длительность которого определяется процессом разряда конденсатора С через резистор , а также через открытый транзистор и резистор . Процесс восстановления завершается в момент и его длительность оценивается соотношением

Очевидно, разрешающее время рассмотренного триггера

существенно зависит от параметра транзистора та и от емкости ускоряющего конденсатора С, который повышает чувствительность триггера к запускающим импульсам.

В силу симметрии триггера переходные процессы при обратном переключении триггера импульсом тока в базу транзистора аналогичны приведенным на рис. 6.3. Согласно принятым обозначениям выходов источник тока имитирует вход — вход .

В качестве активных элементов для реализации триггера можно использовать другие схемные варианты ключей как на биполярных, так и на полевых транзисторах (рис. 6.4).

Триггер (рис. 6.4,а) собран на вентилях ИЛИ—НЕ резистивно-транзисторных логических элементов, триггеры (рис. 6.4, б, в, г) — на двух элементах ИЛИ—НЕ на основе -МОП технологии, непосредственно связанных транзисторных элементов (НСТЛ) и КМОП элементов соответственно. Общей для данных триггеров является логическая структура. Для управления состояниями триггеров используются по одному из входов двухвходовых логических элементов ИЛИ—НЕ. Вторые входы реализуют триггерные связи. В режиме хранения информации на входах R и устанавливаются уровни «логического 0». Для установки триггера в состояние на входы должна быть подана комбинация . Комбинация является в информационном смысле запрещенной, так как при этом на обоих выходах триггера устанавливаются одинаковые уровни и обратные связи в триггере не влияют на состояния выходов. Такой режим называют разрывом триггерных связей. Он возникает при подаче на управляющие входы -триггера сигналов, являющихся доминирующими для составляющих триггер логических элементов.

RS-триггеры на интегральных микросхемах. Приведенные варианты транзисторных триггеров (рис. ) обладают аналогичной логической структурой (рис. 6.5,а) и условным графическим изображением (рис. ) и их состояния описываются картой Карно (рис. 6.5,в), аргументами которой являются входные сигналы триггера на такте и предыдущее состояние триггера

Рис. 6.4.

Записанная по карте Карно МДНФ с доопределением запрещенных состояний «логическими 1» дает характеристическое уравнение -триггера

На рис. 6.5,г приведены временные диаграммы переключения состояний триггера.

Рис. 6.5.

Аналогично характеристическое уравнение в форме МКНФ для той же карты Карно с доопределением запрещенных состоянии «логическими 0» имеет вид

Преобразуем тождественно уравнение (6.6), воспользовавшись правилом двойного отрицания

Характеристическое уравнение в форме (6.8) показывает способ реализации -трнггера на элементах (рис. 6.6,а). На рис. приведено его условное графическое изображение, а на рис. 6.6,г — временные диаграммы работы.

На условном графическом изображении (рис. ) кружки на входах R, S показывают, что данный -триггер управляется Инверсными сигналами, т. е. в режиме хранения информации на входы подаются и , управление осуществляется подачей на соответствующий вход уровня , а запрещенной является комбинация входных сигналов .

Уравнения (6.6) — (6.8) и карта Карно описывают только статические режимы работы -триггеров. Наиболее полное представление об их работе дают временные диаграммы (рис. 6.5,г, ), которые описывают не только значения выходных уровней Q и Q в любой момент времени, но и длительности фронтов , задержек и последовательность переключения логических элементов.

Рис. 6.6.

Из временных диаграмм видно, что длительность переключения и минимальная длительность входного сигеала данных асинхронных -триггеров определяются средиим временем задержки сигнала логическими элементами ) и

Разрешающее время асинхронного -триггера, определяемое как минимально допустимое запаздывание сигнала на входе R относительно входа либо сигнала на входе S относительно

При рассмотрении временных диаграмм (рис. 6.5,г, 6.6,г) следует обратить внимание на то, что моменты переключения выходных уровней определяются строго сменой логических состояний информационных входов, что характерно для асинхронных -триггеров.

На временных диаграммах символом помечены интервалы воздействия на входы -триггеров запрещенными комбинациями управляющих сигналов. При этом в триггере на элементах ИЛИ—НЕ устанавливаются выходные уровни , а в триггере на элементах .

Состояние, принимаемое -триггером по окончании действия вапрещенной комбинации, зависит, от того, какой из управляющих сигналов длится дольше, а при строго одновременном переключении сигналов на входах R и S — от случайного разброса параметров логических элементов.

Для устранения неоднозначности реакции -триггера на одновременное воздействие сигналами установки на входы R и S необходимо оговорить состояние, в которое -триггер должен перейти. По реакции на запрещенную для комбинацию входных сигналов различают -триггеры (переключаются в единичное состояние), -триггеры (переключаются в нулевое состояние) и -триггеры (от Exclusive, сохраняют предыдущее состояние) 114].

Рис. 6.7.

Функционирование -триггера описывается согласно карте Карно уравнением

Схема, реализующая уравнение (6.9) в базисе , приведена на рис. 6.7,а, а временные диаграммы работы -триггера на рис. .

Из-за связи входа логического элемента с выходом при одновременном управляющем воздействии выход , на котором устанавливается , блокирует остальные входы элемента и сигнал триггер не воспринимает. Поэтому комбинация устанавливает триггер в состояние . Как видно из временных диаграмм (рис. ), Дополнительные логические элементы на входе увеличивают время переключения -тригггра и минимальную длительность входного сигнала:

Поскольку логические элементы обусловливают практически одинаковую задержку управляющих сигналов, разрешающее время для триггера на элементах практически не меняется:

Функционирование асинхронного -триггера по определению описывается картой Карно и уравнением.

для выхода -триггера и соответственно для выхода ,

на котором при необходимо обеспечить уровень «логического 0».

На рис. 6.8,а показана схема -триггера в базисе , реализующая уравнения (6.10), (6.11). Связь между выходом элемента и входом элемента обеспечивает приоритет входу S, так как при на вход поступает уровень который для логического элемента является доминирующим и исключает влияние других входов (в нашем случае входа R). На рис. показаны временные диаграммы переключения -триггера.

Состояния асинхронного -триггера описываются картой Карно и получаемым из нее характеристическим уравнением для прямого Q и инверсного выходов триггера

Схема, реализующая уравнения (6.12), (6.13) в базисе логических элементов , карта Карно и временные диаграммы переключения -триггера показаны на рис. 6.9.

Дополнительные инверторы при блокируют сигналами логические элементы , на выходах которых при этом поддерживаются уровни «логической 1», что соответствует режиму хранения ранее записанной информации.

Вследствие задержки блокирующих сигналов инверторами на выходах вентилей формируются сигналы помехи , аналогично помехам в асинхронных триггерах типа R и S. Помехи на управляющих входах при определенных условиях могут привести к ложному срабатыванию данных триггеров.

Рис. 6.8.

Для устранения ложных срабатываний триггеры RS- и -типа синхронизируют серией импульсов С, задержанных относительно информационных сигналов R и S. Для этого в схемах (рис. 6.7, 6.8, 6.9) должен быть предусмотрен дополнительный вход С (показан штриховой линией).

Рис. 6.9.

Таким образом, получаем варианты синхронных и -триггеров, которые обладают более высокой надежностью, но и большим разрешающим временем вследствие необходимой дополнительной задержки синхроимпульсов на время возникновения помехи.

Помимо борьбы с помехами режим синхронизации -триггеров широко используется при построении тактируемых цифровых устройств. Для обеспечения синхронизируемого режима работы асинхронные -триггеры должны быть дополнены схемами синхронизации. На рис. 6.10,а и показаны схемы, рис. и -условные графические изображения, на рис. 6.10,в и — карты Карно и на рис. 6.10,г и рис. — временные диаграммы синхронных -триггеров, реализованных соответственно в базисе логических элементов ИЛИ—НЕ и И—НЕ.

Схемы синхронизации построены на логических элементах и формируют сигналы , управляющие состоянием асинхронных -триггеров, на логических элементах . Информация, поступающая на входы S и R, как видно из временных диаграмм, воспринимается только в моменты действия синхроимпульсов С длительностью . Всякие изменения уровней на информационных

Рис. 6.10.

Рис. 6.11.

входах R и в интервале передаются на вход асинхронного триггера и вызывают иесинхронизированные переключения состояний, что характерно для схем синхронизации уровнем Для нормальной работы в тактируемом режиме необходимо предотвратить переключения входов R, S в интервале синхроимпульса длительностью . Запрещенной является комбинация входных сигналов обусловливающая в триггере (рис 6.10,а) установку на прямом и инверсном выходах уровней , а в триггере (рис. 6.11,а) — соответствует разрыву триггерных связей.

В -триггерах, синхронизируемых фронтом, информационные сигналы S и R могут переключаться в любые моменты времени, но в триггер записывается состояние, соответствующее комбинации входных сигналов S и R непосредственно перед соответавующим положительным (или отрицательным) фронтом синхроимпульса. Схема синхронизации фронтом принципиально включает запоминающий элемент, который в течение времени действия синхроимпульса обеспечивает управление состоянием асинхронного -триггера. В синхронизируемых фронтом -триггерах (рис. 6.12) схемы синхронизации триггеров фронтом построены на логических элементах типа ИЛИ—НЕ (а) или на элементах ИЛИ—НЕ синхронизируется отрицательным фронтом (на элементах — положительным фронтом). В паузе между синхроимпульсами на входе синхронизации имеем (рис. ) и на выходах элементов поддерживаются уровни «логического 0», обеспечивающие режим хранения для асинхронного триггера .

Рис. 6.12.

Входы S и R на состояние влияния не оказывают, так как уровень является доминирующим. Пусть непосредственно перед отрицательным фронтом синхроимпульса С на информационных входах установилась комбинация входных сигналов . Тогда при переключении входа С из «1» в на трех входах элемента имеем , на его выходе устанавливается уровень «1», который подается на входы , блокируя переключение их внешними сигналами. Поэтому в течение времени действия уровня триггер не реагирует на переключения управляющих входов S и R. Аналогично происходит установка триггера в состояние . При одновременной установке по отрицательному фронту синхроимпульса происходит состязательное переключение триггера на элементах в одно из двух возможных состояний, которое автоматически переписывается в триггер

Аналогично построен и функционирует синхронизируемый положительным фронтом -триггер на элементах (рис. 6 12,в). Полярность синхронизирующего фронта на условном графическом обозначении (рис. ) показывают косой линией на входе С.

Длительность переключения и минимальная длительность входного сигнала для синхронизируемых уровнем и фронтом -триггеров одинаково завысят от длительности составляющих их элементов: .

D-триггеры. К D-триггерам относятся последовательностные бистабильные устройства с одним информационным входом D и входом синхронизации С, которые в моменты действия синхронизирующего уровня или фронта устанавливаются в состояние, определяемое логическим уровнем сигнала на входе D, а в между синхроимпульсами находятся в режиме хранения информации [24]. Принципиально осуществимы и асинхронные -триггеры, которые, однако, не представляют практического интереса.

Рис. 6.13.

Функционирование синхронного -триггера в статических режимах описывается картой Карно и характеристическим уравнением

Реализации синхронных -триггеров, удовлетворяющих уравнению (6.14), показаны на рис. 6.13. Если на синхронизирующий вход -триггера (рис. 6.13,а) подан уровень (или для рис. , являющийся доминирующим для логических элементов их выходах устанавливаются уровни , которые не зависят от состояния информационного входа D и обеспечивают режим хранения асинхронного триггера на логических элементах

.

При информационный вход однозначно определяет состояние выхода элемента , который, в свою очередь, обусловливает инверсный уровень на выходе элемента . Если при этом , триггер устанавливается в единичное (нулевое) состояние, т. е. в триггер записывается информация, поданная на вход D до установки синхронизирующего уровня . Следовательно, информация на выходах -триггера появляется с задержкой относительно информационного входа D, обусловленной задержкой синхронизирующего импульса С относительно информационного сигнала D, а также временем переключения логических элементов (рис. 6.13,в, f). На рис. , д приведены условные графические обозначения для -триггеров на элементах соответственно ИЛИ—НЕ и .

Рис. 6.14.

Для обеспечения нормального функционирования синхронизируемых уровнем -трнггеров необходимо исключить переключение состояния информационного входа D на интервале синхронизации С. В противном случае имеет место так называемое сквозное управление, т. е. несинхронизируемое управление состоянием триггера непосредственно информационным входом. Несинхронизируемое управление исключается в случае синхронизации -триггера фронтом синхроимпульса.

-триггер, синхронизируемый фронтом, показан на рис. 6.14, а, б [89]. Он построен на трех элементарных триггерах, из них 2 триггера на элементах образуют схему синхронизации основной запоминающей ячейки на элементах . Из временных диаграмм работы -триггера (рис. 6.14,в) видно, что в паузах между синхроимпульсами и на выходах поддерживаются единичные уровни независимо от состояния входа D. Это соответствует режиму хранения информации в основном триггере. Переключение уровня на входе D влияет только на логические состояния выходов А и В триггеров схемы синхронизации: если , то и , а в случае имеем , . При этом один из триггеров схемы синхронизации находится в устойчивом состоянии, а другой — в режиме разрыва триггерных связей при уровнях «логической 1» на обоих выходах. Например, если , то на выходах триггера на элементах устанавливаются одинаковые уровни .

По положительному фронту синхроимпульса (рис. 6.14,в) триггер, находившийся до этого в режиме разрыва триггерных связей, переходит в нормальное устойчивое состояние и на входах основного триггера формируются взаимноинверсные логические уровни. Если , то И триггер устанавливается в состояние если , то и происходит установка в состояние «1».

Из диаграмм (рис. 6.14,в) видно, что при переключение состояния информационного входа D не влияет на состояние данного -триггера. Это объясняется тем, что при установке основного триггера в состояние сигналом одновременно блокируется логический элемент и на его выходе независимо от состояния входа D. При установке основного триггера в состояние «1» сигналом блокируются логические элементы , поэтому переключение состояний D и В не влияет на состояние основного триггера, т. е. сквозное управление в таких -триггерах отсутствует.

Состояния -триггера, синхронизируемого фронтом, описываются также уравнением (6.14). Длительность процесса переключения и минимальная длительность синхроимпульса зависят от среднего времени задержки распространения сигнала через логические элементы

Применение триггеров в схеме синхронизации обусловливает регенеративный режим переключения ее в новое состояние, поэтому -триггер (рис. 6.14) часто называют «защелкой. -триггер типа «защелка» можно аналогично реализовать на элементах ИЛИ—НЕ.

Еще один способ устранения сквозного управления в -триггерах состоит в использовании двухтактных структур -типа (Master — хозяин, ведущий, Slave — раб, ведомый). Двухтактный -триггер строится на основе двух синхронизируемых противофазными уровнями -триггеров (рис. 6.15,а, б). Благодаря синхронизации противофазными синхроимпульсами С и С запись новой информации в триггеры М и S ступеней принципиально разделена во времени, что исключает сквозную передачу информации со входа D на выходы .

При триггер вспомогательной ступени М находится в режиме хранения информации, а в выходной триггер (ступень S) уровнем разрешена перезапись содержимого триггера М. Переключение синхроимпульса (рис. 6.15,в) изменяет режим работы триггеров М и S: триггер М переходит в режим запнсп информации со входа D, а триггер S — в режим хранения информации, записанной на предыдущем шаге. Во вспомогательном триггере М возможен режим несинхронизируемой записи в теченне интервала синхроимпульса . По окончании синхроимпульса () информационный вход D блокируется и в основной триггер S переписывается окончательно установившееся состояние .

Разрешающее время по входу синхронизации при минимально допустимой длительности синхроимпульса

Исключение режима сквозного управления позволяет использовать синхронизируемые фронтом и двухтактные -триггеры в счетном режиме, для чего соединяются информационный и инверсный выход -триггера (штриховая линия на рис. 6.15,а).

В табл. 6.1 приведены параметры RS- и -триггеров основных промышленных серий, а на рис 6 16 показаны назначение и нумерация выводов соответствующих ИМС.

Т-триггеры — последовательностные регенеративные бистабильные устройства с одним управляющим входом Г, которые

Рис. 6.15.

каждым входным сигналом переключаются в противоположное состояние. Работа такого триггера описывается уравнением,

из которого следует, что Т-триггер реализует операцию сложения по модулю 2. Поэтому Т-триггеры, режим их работы и управляющий вход называют счетными.

Асинхронный Т-триггер (рис. 6.17, а, б) помимо основного запоминающего элемента -триггера на логических элементах содержит схему управления, включающую линин задержки и логические вентили . Линии задержки обеспечивают в течение времени (рис. 6.17,е) поддержание на входах элементов логических уровней, соответствующих предыдущему состоянию Г-триггера. Для обеспечения работы Т-триггера без сбоев необходима задержка переключения логических уровней на на величину , превышающую длительность счетного импульса .

Таблица 6.1

В то же время для предотвращения режима генерации Т-триггера необходимо обеспечить , т. е.

В качестве элемента задержки можно использогать, в частности, интегрирующее -звено (на рис. 6.17,б соответствующие диаграммы показаны штриховой линией). Ограничения (6.15) на длительность счетных импульсов и необходимость использования линий задержек ограничивают область применения Т-триггеров типа рис. 6.17. Режим генерации Т-триггера можно принципиально исключить построением его по двухтактной схеме. В Т-триггере -типа (рис. ) переключение триггеров ступеней М и S разделены во времени самим счетным импульсом Г. Триггер ступени М переключается единичным, а триггер ступени S — нулевым уровнем сигната Т. Для реализации разделенного во времени режима работы триггеров ступеней М и S можно использовать инвертор сигнала Т аналогично в схеме на рис. 6.15,а.

Тот же результат можно достигнуть использованием связей выходов элементов со входами . В этом случае запись информации в триггер ступени М нулевым уровнем одновременно блокирует запись в триггер ступени S, который поэтому находится в режиме хранения информации. Наоборот, если то триггер ступени М переключен в режим хранения информации и разблокированы вентили для перезаписи информации из триггера ступени М в триггер ступени .

В Т-триггерах принципиальное значение имеют обратные связи между выходами триггера и входными логическими элементами. Они включаются так, что нулевое (единичное) состояние триггера S разрешает переключение в единичное (нулевое) состояние триггера М.

Благодаря этому каждый импульс на входе Г изменяет состояние триггеров ступеней М и S: по положительному фронту импульса Т переключается триггер ступени М, а по отрицательному фронту — триггер ступени .

Рис. 6.16.

Еще один вариант Т-триггера можно построить на основе -триггера -типа (рис. ). Для этого достаточно его информационный вход D соединить с инверсным выходом Q, а на вход синхронизации С подавать счетные импульсы (рис. 6.18,г).

Рис. 6.17.

Как видно из временных диаграмм (рис. 6.17, в, 6.18, б), частота импульсов на выходе Т-триггера , т. е. их можно использовать в качестве делителей частоты. Максимальная частота счетных импульсов Г-триггера -типа при условии определяется значением .

Универсальный -триггер — это последовательностные регенеративные бистабильные устройства с двумя информационными входами и К, которые в случае входной комбинации переключают триггер в противоположное состояние подобно Г-триггеру, а при любых других комбинация они функционируют -триггер, у которого роль входов S и R выполняют соответственно входы .

Для обследования счетного режима работы -триггер по аналогии в чггером» должен содержать элементы задержки либо должен быть выполнгн по двухтактной схеме. В любом случае анализ состояния -триггера на шаге временной диаграммы можно определить по состояниям управляющих входов и триггера на шаге . Поскольку в цифровой схемотехнике в основном используются синхронные триггеры, состояние входа синхронизации является дополнительным аргументом.

Рис. 6.18.

Для четырех независимых переменных табл. 6.2 содержит 24 входных наборов, характеризующих все возможные переходы состояний -триггера. При составлении таблицы истиииости и карты Карно предполагается, что в процессе переключения уровней синхроимпульса состояния информационных входов и К не изменяются.

Таблица 6.2

Тогда характеристическое уравнение -триггера согласно карте Карно

На рис. 6.19,а, б показаны схема, на рис. 6.19,в — карта Карно и на рис. 6.19,г — временные диаграммы синхронного -триггера на основе логических элементов и линий задержки. Данный вариант -триггера отличается от Т-триггера (рис. 6.17,а) тем, что элементы имеют дополнительные управляющие входы , а их общий вход используется для синхронизации. Поэтому на длительность синхроимпульса накладывается ограничение (6.15).

Рис. 6.19.

Синхроимпульс 1 (рис. 6.19,г) совпадает во времени с и, так как триггер вначале находился в состоянии , то и переключении формируется нулевой уровень , который переключает , а затем , переводя -триггер в состояние «1». Аналогично синхроимпульс 2 положительным фронтом при переключает -триггер в состояние . Синхроимпульсы 3 и 4 поступают на вход триггера при благодаря взаимно инверсным задержанным сигналам с выходов триггера переключается только один из логических элементов и нменно тот, который обеспечивает переключение -триггера в противоположное состояние. При этом -триггер работает в режиме счетчика, или делителя частоты синхроимпульсов как Г-триггер.

Ограничение (6.15) на длительность синхроимпульсов сужает область применения однотактных -триггеров. Двухтактный -триггер (рис. ) не критичен к длительностям управляющих и синхронизирующих сигналов. Функционирование двухтактного -триггера поясняется временными диаграммами (рис. 6.20,д).

Максимальная частота следования управляющих или синхронизирующих импульсов

На рис. показано применение -триггера в качестве двухтактного -триггера. Дополнительный инвертор на входе (рис. 6.20,в) позволяет использовать -триггер в качестве синхронного двухтактного -триггера. Если входы и К объединить и подать на них счетные импульсы Т, получим двухтактный Т-триггер (рис. ).

Рис. 6.20.

В этом состоит универсальность -триггера, который широко применяют при построении параллельных и последовательных регистров, различных пересчетных устройств, накапливающих сумматоров и т. д.

Таблица 6.3

В табл. 6.3 приведены параметры наиболее широко используемых -триггеров, на рис. 6.21 показана нумерация соответствующих выводов ИМС

Рис. 6.21.