5.2. ДЕКОДЕРЫ МАКСИМАЛЬНОГО ПРАВДОПОДОБИЯ СК

Наиболее распространенным алгоритмом декодирования СК по максимуму правдоподобия является алгоритм Витерби, подробно описанный в § 4.5. Алгоритм состоит в повторении нескольких операций на каждом шаге декодирования: 1) вычисление метрик ветвей решетчатой диаграммы по принимаемым на данном шаге канальным символам; 2) сложение метрик предыдущих состояний с метриками соответствующих ветвей; 3) сравнение метрик путей, входящих в каждое состояние, и 4) выбор путей с наименьшими метриками, величины которых используются как метрики состояний на последующем шаге. Эти операции сложения, сравнения и выбора выполняет устройство, показанное на рис. 5.4. Из памяти процессора вызываются две метрики состояний и и к ним прибавляются соответствующие метрики ветвей. Результаты сложения сравниваются, и в коммутаторе выбирается путь с меньшей метрикой. Эта новая запоминается для выполнения нового шага. Одновременно в устройство памяти декодера поступает информационный символ, определяемый выжившей на данном шаге ветвью.

Структурная схема декодера, предназначенного для работы с демодулятором ФМ-4 и реализующего такой алгоритм, показана на рис. 5.5. Декодер состоит из АЦП в каналах х и у, вычислителя метрик ветвей, процессора, устройства памяти выживших путей и мажоритарного элемента Предусмотрены

Рис. 5.4. Структурная схема устройства ССВ

Рис. 5.5. Структурная схема декодера Витерби

также системы тактовой синхронизации, система ветвевой синхронизации и устранения неоднозначности фазы демодулятора и перфоратора (при использовании перфорированных кодов) совместно с логикой неединогласия а также устройство оценки качества канала.

Расположение векторов сигналов и зон квантования при ФМ-4 показано на рис, 5.6, а. Метрики символов в квадратурных каналах изменяются при квантовании на восемь уровней в пределах от 0 до 7. Для вычисления метрик пар символов 00, 01, 10 и 11 метрики а и складывают (метрики пар и показаны на рис. Значения метрик противоположных символов равны

Оптимальное значение шага квантования зависит от отношения сигнал-шум на входе АЦП. При восьмиуровневом квантовании минимум потерь обеспечивается при отношении размаха сигнала к шагу квантования, равном 4,5, ..., 5,5.

В процессоре производится обработка метрик ветвей, формируемых в мягком или жестком виде, в соответствии с решетчатой диаграммой кода. Работу процессора рассмотрим на

Рис. 5.6. Формирование метрик при приеме сигналов ФМ-4

Рис. 5.7. Структурная схема процессора кода (7, 5)

примере кода (7.5), диаграмма которого приведена на рис. 4.5. Схема процессора показана на рис. 5.7. Индексы ячеек ССВ соответствуют индексам состояний, а связи между ячейками отображают один шаг решетки.

Видно, например, что на входы сумматоров ячейки поступают метрики ветвей 00 и 11, а также выходы ячеек а результат сравнения и выбора выжившего пути подается на вход устройства памяти с номером 0. Такая схема не является единственной. Возможно декодирование кода (7,5) с помощью двух ячеек работающих последовательно во времени. Это сокращает объем оборудования, но снижает быстродействие процессора. Объем оперативной памяти в ячейках ССВ ограничен, а метрики состояний в ячейках в процессе декодирования накапливаются. Для предотвращения переполнения памяти ячеек ССВ необходима нормализация. Простейшим способом нормализации является одновременное уменьшение метрик всех состояний на постоянную величину при достижении одной из них порогового уровня.

Рассмотрим способы организации памяти путей. Данные о выбранных переходах между состояниями служат для конструирования фрагмента решетчатой диаграммы длиной шагов. На рис. 5.8 показан один из вариантов построения выходного ЗУ декодера. На каждом шаге символы переходов поступают из процессора на входы триггеров и затем продвигаются по регистрам Каждый триггер управляет работой коммутатора, состоящего из двух элементов И и элемента Связи между коммутаторами соответствуют конфигурации решетчатой диаграммы. Для определения выжившего (неразорванного) пути на решетчатой диаграмме на тест-входы ЗУ поочередно подают импульсы. Появление импульса на выходе ЗУ свидетельствует о наличии такого пути. Недостатком этой реализации ЗУ является значительный объем оборудования, что не позволяет реализовать его для кодов с большой Однако такой вариант наиболее приемлем на скоростях

Рис. 5.8. Функциональная схема выходного ЗУ декодера

порядка 10 Мбит/с и выше, так как данные о переходах продвигаются по регистрам ЗУ с информационной скоростью. При меньших скоростях используют различные модификации следящих ЗУ. Их основное преимущество состоит в отказе от полного конструирования решетчатой диаграммы на всей длине памяти, что позволяет производить обмен сложности ЗУ на быстродействие. Подробные сведения по этому вопросу можно найти в [80]. Длину памяти следует выбирать по данным, представленным на рис. 4.17.

Как отмечалось в § 4.5, решение по результатам декодирования можно вынести несколькими способами. Часто применяют мажоритарный элемент, определяя по большинству голосов значение декодируемого символа. Каждое состояние решетчатой диаграммы соответствует определенному набору символов. На рис. 4.6, а эти наборы указаны слева: и И. Первый символ каждого набора — информационный символ на входе кодера. На глубине выжившие пути проходят через состояния, помеченные символами 0 либо 1. При вынесении решений по мажоритарному принципу сравнивают число путей, прошедших через 0 на глубине с числом путей, прошедших через 1, и выбирают решение по большинству. Например, на рис. 4.6, а три выживших пути (сплошные линии) на глубине проходят через состояние 0 и один путь через состояние 1. Мажоритарный элемент в этом случае выносит решение о передаче символа 1. Моделирование показывает, что применение мажоритарного принципа незначительно снижает помехоустойчивость по сравнению с оптимальным методом, основанным на сравнении метрик путей и выборе пути с наименьшей метрикой.