§ 8.4. ТРИГГЕРЫ

Триггерами называют устройства, имеющие два устойчивых состояния, у которых переход из одного состояния в другое происходит вследствие регенеративного процесса.

Под регенеративным процессом обычно понимают переходный процесс в электрической цепи охваченной положительной ОС с петлевым усилением в широком диапазоне частот, который характеризуется резкими изменениями токов и падений напряжений на элементах цепи.

Переход триггера из одного устойчивого состояния в другое происходит при воздействии управляющего сигнала и сопровождается скачкообразным изменением токов и напряжений.

Рассмотрим принцип работы симметричного триггера на транзисторах -типа, схема которого приведена на рис. 8.17, а. Триггер представляет собой два усилителя на транзисторах . Выход каждого усилителя соединен с входом другого. Обратная связь, получаемая в результате такого соединения усилителей, является положительной.

В принципе в приведенной схеме возможно состояние электрического равновесия, при котором оба транзистора открыты и находятся в активной области. В этом случае токи равны между собой и падения напряжений на элементах схемы не изменяются в течение времени. Однако такое состояние является неустойчивым и любые флуктуации тока или напряжения приведут к лавинообразному процессу нарастания тока одного и убывания тока другого транзисторов. Например, увеличение коллекторного тока приведет к уменьшению коллекторного напряжения транзистора . Это в свою очередь, приведет к уменьшению напряжения и тока транзистора . Последнее вызовет уменьшение и увеличение . Следовательно, произойдет дальнейшее увеличение тока . Процесс носит лавинообразный характер и продолжается до тех пор, пока не прекратится действие положительной обратной связи.

Рис. 8.17. Схема симметричного триггера (а) и представление его в виде двух логических элементов (б, в); переключательные характеристики логических элементов триггера (г)

Это возможно при запирании одного транзистора (например, ) или насыщении другого . В обоих случаях триггер будет находиться в состоянии устойчивого равновесия.

Если параметры схемы выбраны так, что когда один из транзисторов закрыт, другой открыт и насыщен, то такой триггер называют насыщенным. Если открытый транзистор находится на границе активной области и не входит в режим насыщения, то триггер называется ненасыщенным.

В одном из устойчивых состояний триггер может находиться как угодно долго до момента, пока не поступит сигнал от источника внешнего управляющего напряжения. Пусть оно вводится в цепь базы запертого коллектора . Как только напряжение управляющего сигнала достигнет уровня, при котором откроется, появится коллекторный ток и уменьшится ток базы . Транзистор выйдет в активную область и будет восстановлена петля положительной обратной связи. Возникающий при этом регенеративный процесс совершенно аналогичен описанному выше. Он приведет к опрокидыванию триггера.

В итоге транзистор закроется, а транзистор откроется и окажется в области насыщения. Триггер перейдет во второе устойчивое состояние. В процессе опрокидывания триггера на коллекторах транзисторов формируются положительные и отрицательные перепады токов и напряжений.

Конденсаторы включены для ускорения процесса переключения и носят название ускоряющих. Они также выполняют роль элементов памяти о предыдущем состоянии триггера и обеспечивают четкость его переключения в новое состояние.

Работу триггера можно рассматривать более укрупненно, представляя каждый транзистор с соответствующими соединениями как логический элемент, выполняющий в зависимости от типа логики функцию или . В этом случае выход логического элемента соединен с входом второго логического элемента и схема триггера для разных (положительной и отрицательной) логик имеет вид, показанный на рис. 8.17, б, в. Если на выходе одного логического элемента, например имеется сигнал логической 1, то на входе другого будет также логическая 1. На выходе второго и входе первого логического элемента будет сигнал логического 0. Логический ноль на входе первого логического элемента обеспечивает получение логической единицы на его выходе. Следовательно, состояние триггера устойчиво. Изменение сигналов на выходах триггера приводит к тому, что схема принимает новое устойчивое состояние, в котором может находиться как угодно долго. Так как логические элементы в логике другого типа выполняют функцию ИЛИ-НЕ, схемы рис. , в эквивалентны между собой.

Поскольку входной сигнал одного логического элемента является выходным сигналом другого, т. е. свойств такой укрупненной цепи удобно проводить с помощью передаточных (переключательных) характеристик логических элементов (рис. 8.17, г). Состояния равновесия триггера определяются точками пересечения передаточных характеристик логических элементов. У триггера таких точек три , причем только 1, 3 характеризуют устойчивое состояние, так как в них транзисторы логических элементов находятся или в состоянии насыщения, или в состоянии отсечки и положительная обратная связь отсутствует. Точка 2 характеризует неустойчивое состояние равновесия. В ней транзисторы обоих логических элементов находятся в активной области и действует цепь положительной обратной связи. При малейшее отклонение от точки 2 вызывает регенеративный процесс, в результате которого выходные сигналы триггера определяются положениями точек 1 или 3.

Для возникновения регенеративного процесса на входы логических элементов, например второго, должны быть поданы сигналы, которые выведут транзисторы обоих ЛЭ в активную область ().

При этом обеспечится восстановление цепи положительной ОС, появится регенерация и триггер перейдет в другое устойчивое состояние.

При выполнении триггерных схем на основе стандартных логических элементов процесс их проектирования сводится к разработке схем соединения логических элементов и организации цепи управления. Большое число комбинаций возможных внешних соединений привело к появлению значительного количества триггерных устройств, свойства которых существенно различаются. Их обычно классифицируют по способу записи информации и функциональному признаку.

Классификация по способу записи информации характеризует временную диаграмму работы. По этому признаку триггеры подразделяют на несинхронизируемые (асинхронные) и синхронизируемые (синхронные или тактируемые).

У асинхронного триггера изменение его состояния происходит непосредственно с приходом управляющего сигнала. В синхронизируемых кроме информационных входов, на которые подаются управляющие сигналы, имеются входы синхронизации или, что то же самое, тактовые входы. Изменение состояния триггера при наличии на входах информационных сигналов может произойти только в моменты подачи на входы синхронизации соответствующих разрешающих сигналов, причем управление может осуществляться либо потенциалом импульса, либо его фронтом.

Основой классификации триггеров по функциональному признаку является вид логического управления, характеризующего состояние входов и выходов триггера в момент времени до и после его срабатывания По этому признаку триггеры подразделяют на -типы и т. д. Название триггера отражает особенности организации его управления и характеризует вид логического уравнения, описывающего его функционирование при подаче электрических сигналов. Один из выходов триггера называют прямым и обозначают буквой Q, другой — инверсным и обозначают — . Состояние триггера отождествляют с сигналом на прямом выходе. Триггер находится в единичном состоянии при и нулевом — при .

Обозначения входов проводят исходя из состояний, в которые устанавливается триггер при подаче на них управляющих сигналов. При этом используют следующие метки: -вход для раздельной установки триггера в состояние 1 (-вход); R — вход для раздельной установки триггера в состояние 0 (-вход); -вход для установки состояния 1 в универсальном триггере (-вход); К — вход для установки состояния 0 в универсальном триггере (К - вход); Т — счетный вход (Т-вход);

Рис. 8.18. Примеры условных обозначений триггеров: а — асинхронный -триггер; б — синхронизируемый логическим нулем -триггер; в -триггер, срабатывающий по фронту 0,1; г — -триггер, срабатывающий по срезу 1,0; д - двухступенчатый Ж - триггер с входами раздельной установки в нулевое (Л) и единичное S состояния; е — Г-триггер, срабатывающий по срезу — синхронизируемый фронтом с логическими элементами И на входах J и К

D — информационный вход для установки триггера в состояния 1 или 0 (-вход); Е — дополнительный управляющий вход для разрешения приема информации; С — управляющий вход разрешения приема информации (вход синхронизации, С — вход или тактовый). Триггер обозначают в виде прямоугольника, имеющего основное и дополнительные поля. Внутри основного поля пишется буква Т или буквы ТТ, если триггер двухступенчатый; внутри дополнительных полей записываются буквы, характеризующие входы и выходы триггера. Причем если триггер управляется инверсным сигналом (логическим 0), то у соответствующего входа имеется метка . При наличии нескольких входов одного назначения допускается добавлять к буквам цифры, например: и т. д. Если переключение триггера осуществляется только в момент действия фронта или среза импульса (динамическое управление), то соответствующие входы обозначают дополнительным маленьким треугольником или косой линией. Треугольник повернут вершиной внутрь триггера, а косая линия имеет наклон 45°, если тот срабатывает по перепаду 0,1. Если переключение происходит по перепаду 1,0, то направление вершины треугольника изменяется на противоположное, а косая линия проводится под углом 135°. Выходы триггера правой стороны прямоугольника, причем инверсный выход (Q) также обозначают кружком. Примеры условного обозначения триггера приведены на рис. .

Рис. 8.19. Схемы асинхронного -триггера на элементах: а - ИЛИ-НЕ; б И-НЕ; ИС типа

Следует обратить внимание на то, что хотя входы двухступенчатого триггера часто показываются не как динамические, его переключение осуществляется в момент перепада сигнала на входах. Это следует из принципа действия триггера этого типа. Поэтому двухступенчатый триггер иногда показывают как одноступенчатый, имеющий динамические входы.

Триггер -типа (рис. 8.19, а) представляет собой устройство, имеющее два информационных входа: R и S. В нем возможны два устойчивых состояния.

При триггер принимает состояние а при состояние . Иногда вход S называют единичным, a R — нулевым. Для триггера -типа комбинация является запрещенной, так как после такой комбинации состояние триггера будет неопределенным (X) и он может оказаться или в нуле, или в единице. Поэтому необходимо предусматривать исключение этой комбинации. Состояния -триггера в зависимости от входных сигналов иллюстрирует табл. 8.4.

Таблица 8.4

Как видно из рис. 8.19, а, б, соединения логических элементов таковы, что если на выходе одного из них установится потенциал, соответствующий коду 0, то на выходе другого будет потенциал логической единицы.

В схеме, показанной на рис. , триггер устанавливается в состояние 1 сигналом , а в состояние — сигналом что хотя входы двухступенчатого триггера часто показываются не как динамические, его переключение осуществляется в момент перепада сигнала на входах. Это следует из принципа действия триггера этого типа. Поэтому двухступенчатый триггер иногда показывают как одноступенчатый, имеющий динамические входы.

Триггер -типа (рис. 8.19, а) представляет собой устройство, имеющее два информационных входа: R и S. В нем возможны два устойчивых состояния.

При триггер принимает состояние а при состояние . Иногда вход S называют единичным, a R — нулевым. Для триггера -типа комбинация является запрещенной, так как после такой комбинации состояние триггера будет неопределенным (X) и он может оказаться или в нуле, или в единице. Поэтому необходимо предусматривать исключение этой комбинации. Состояния -триггера в зависимости от входных сигналов иллюстрирует табл. 8.4.

Таблица 8.4

Как видно из рис. 8.19, а, б, соединения логических элементов таковы, что если на выходе одного из них установится потенциал, соответствующий коду 0, то на выходе другого будет потенциал логической единицы.

В схеме, показанной на рис. , триггер устанавливается в состояние 1 сигналом , а в состояние — сигналом .

Запрещенной комбинация . Установка данного триггера по и -входам производится сигналами, уровень которых соответствует логическому нулю. Такой -триггер можно назвать триггером с инверсным управлением.

Нетрудно убедиться, при любом начальном состоянии триггера подача на вход S кода 0 приводит к появлению 1 на шлходе а подача потенциала логического нуля на вход R вызывает появление на выходе сигнала . Для примера рассмотрим ход рассуждений в этом случае. Пусть на входы S и R подана логическая 1. В этом случае в зависимости от предыдущих сигналов возможны два состояния выхода: . Напряжения кодов на входах и выходах логических элементов, верхний из которых обозначим а, а нижний — б, можно охарактеризовать с помощью табл. 8.5.

Таблица 8.5

Из таблицы видно, что, в каком бы исходном состоянии ни был триггер в момент времени , подача кода 0 на вход S в момент времени переводит триггер в положение 1. Аналогично, подача на вход R нуля в момент обеспечивает установку триггера в положение 0. В триггерах, показанных на рис. 8.19, б, в, установка в определенное их состояние осуществляется кодом логической 1 (положительная логика).

Для нормальной работы триггера необходимо, чтобы длительность сигналов, действующих на его входах, была больше задержки переключения обоих плеч триггера.

Асинхронные -триггеры находят ограниченное применение в качестве самостоятельных устройств. Однако они часто входят составной частью в схемы более сложных триггеров. В ряде случаев -триггеры выпускают в виде самостоятельных микросхем. Так, например, в корпусе ИС типа имеется четыре -триггера, имеющие свои информационные выходы рис. 8.19,в). Кроме того, имеется один вход Е разрешения приема информации. Если на нем имеется логическая 1, то все триггеры работают независимо друг от друга. При логическом 0 на входе Е никакие сигналы на остальных входах триггеров не могут изменить их состояния.

Рис. 8.20. Синхронизируемые RS-триггеры: а - на ЛЭ И-НЕ; б - на ЛЭ ИЛИ-НЕ; в - условное обозначение синхронизируемого -триггера

Синхронизируемые (тактируемые) RS-триггеры имеют на входе каждого плеча схемы совпадения, первые входы которых объединены и являются входами синхронизирующих (тактирующих) импульсов. На вторые входы подают информационные сигналы. Такое включение обеспечивает поступление на входы R и S триггера информационных сигналов только во время действия потенциала импульсов синхронизации. Некоторые варианты синхронизируемых риперов показаны на рис. 8.20, а, б.

Для примера рассмотрим работу триггера (рис. 8.20, а). Пусть триггер находится в положении На вход R подан сигнал логической 1. В этом случае при подаче тактирующего импульса на вход С верхняя схема сформирует на своем выходе сигнал нуля. Он вызовет появление выходного сигнала Q равного единице, как и в асинхронном RS-триггере.

Этот сигнал подается на второй вход нижней схемы И самого триггера и фиксирует, таким образом, ее состояние. Следовательно, по окончании тактового импульса, хотя левая верхняя схема совпадений и закроется, состояние триггера не изменится.

Аналогично, при комбинации триггер установится в состояние Комбинация является запрещенной, так как ведет к неопределенности, как и в асинхронном триггере.

Иногда используют двухтактные -триггеры, у которых первый импульс обеспечивает запись информации по входу S, а второй — по входу R. Возможны варианты с одним тактируемым и одним асинхронным входами.

Условное графическое обозначение синхронного триггера приведено на рис. 8.20, в.

Триггеры .-типа иногда называют триггерами задержки. У них имеется один информационный вход D и возможны два устойчивых состояния.

Логическое уравнение, описывающее работы D-триггера, имеет вид

Рис. 8.21. Схемы асинхронных -триггеров , б); диаграммы изменений входного и выходного напряжений , г); условное обозначение (д)

Оно показывает, что состояние D-триггера в момент времени совпадает с кодом входного сигнала, действующего в момент времени .

Роль простейшего асинхронного D-триггера может выполнять схема, состоящая из двух или нескольких последовательно включенных логических элементов (рис. 8.21,а), в которой входной сигнал из-за задержки распространения в каждом логическом элементе сдвинут во времени относительно входного сигнала.

В состав D-триггеров, применяемых на практике, обычно входят RS-триггеры, управление которыми организовано соответствующим образом. Возможная структура такого D-триггера показана на рис. . В нем вследствие задержки распространения в логических элементах сигнал на выходе Q появляется также с определенной задержкой времени.

Действительно, если на вход D был подан сигнал 1, то на выходе триггера . При подаче на вход D кода 0 на входе S -триггера, входящего в -триггер, появится код 0, а на входе R из-за задержки распространения в логическом элементе останется код 0. Состояние триггера не изменится. Через промежуток времени, равный , на входе R появится код 1, который изменит состояние выхода Q на 0, а выхода Q — на 1. Другими словами, выходной сигнал повторит входной сигнал с задержкой (рис. ). Если теперь сигнал входа D примет значение 1. то на выходе Q должен появиться сигнал 0. Но так как на входе R на время останется код 1, состояние триггера измениться не успеет. Через промежуток времени гздр на выходе R появится 0, а на выходе Q установится код 1. Сигнал на выходе триггера опять повторит входной сигнал с задержкой . Данный -триггер работоспособен в том случае, когда задержка в элементах -триггера больше времени задержки дополнительно введенного элемента , так что информация не теряется при возникающих неопределенных состояниях. Состояние триггера в различные моменты времени можно определить из табл. 8.6.

Варианты практической реализации синхронизируемых однотактных триггеров -типа, выполненные на элементах или , показаны на рис. 8.22, причем схема рис. 8.22, а тактируется сигналами логической 1, а схема рис. 8.22, б — сигналами логического 0. На рис. 8.22, в показано условное обозначение синхронизируемого -триггера.

Таблица 8.6.

В отсутствие сигнала на входе С логические элементы закрыты (они выполняют роль вентилей). Информационный сигнал на входе D не меняет состояние триггера. Если подается тактовый импульс и при этом (рис. 8.22, а), то на выходе формируется потенциал логического 0. Этот сигнал, поступая на вход элемента, устанавливает триггер в состояние и одновременно блокирует включение . При останется закрытым, а на выходе его будет логическая 1. На выходе , который в этом случае открыт, появится сигнал логического нуля и триггер установится в положение .

Таким образом, в триггере записывается та информация, которая была на входе D до прихода импульса синхронизации. Для четкой работы триггера (без сбоев) необходимо, чтобы к приходу следующего импульса синхронизации потенциалы выходов логических элементов приняли значения, исключающие ложные срабатывания. Поэтому минимальный интервал между импульсами синхронизации у триггеров с подобной структурой , а максимальная частота включения , где — среднее время задержки распространения сигнала одним ЛЭ.

Рис. 8.22. Синхронизируемые Д-триггеры: а - на элементах б - на элеметах : в - условное обозначение; г - -триггер с дополнительным управляющим входом Е

Структура триггера не меняется, если в нем логические элементы будут заменены на . При этом могут меняться местами выходы, а прямые входы могут меняться на инверсные.

При динамической синхронизации запись информации в -триггер осуществляется в момент действия фронта или среза импульса синхронизации (при перепаде напряжения входа С 0,1 или 1,0).

У ряда -триггеров также имеется дополнительный вход Е (V) разрешения приема информации (-триггеры). При такие триггеры функционируют как обычные -триггеры, а при сохраняют исходное состояние независимо от информации на входе D. Реализовать такой триггер можно путем введения в -триггер дополнительного элемента И, включенного так, как показано на рис. 8.22, г. Наличие дополнительного входа Е позволяет расширить функциональные возможности триггера и сохранять записанную информацию при непрерывном изменении сигналов на входах D и С. Запись информации возможна только в том случае, если на входе Е будет логическая 1.

Промышленностью выпускаются микросхемы синхронизируемых -триггеров с разными функциональными возможностями. Так, в ИС типа (рис. 8.23, а) в одном корпусе имеется четыре синхронизируемых -триггера, причем каждая пара триггеров может синхронизироваться своим потенциалом входа синхронизации. У ИС типа (рис. 8.23, б) в одном корпусе имеется два триггера. Использована динамическая синхронизация перепадом сигнала 0,1. Каждый триггер имеет входы независимой установки в состояние и состояние . ИС типа (рис. 8.23, в) содержит четыре -триггера с динамической синхронизацией фронтом 0,1 и инверсным входом R установки в нулевое состояние.

Рис. 8.23. Микросхемы D-триггеров: .

Триггер Т-типа — это логическая схема с двумя устойчивыми состояниями и одним информационным входом Т, изменяющая свое состояние на противоположное всякий раз, когда на вход Т поступает управляющий сигнал. Его часто называют триггером со счетным входом. Основным способом построения счетных триггеров является введение соответствующих обратных связей в тактируемые -триггеры.

Рассмотрим реализацию Т-триггера на основе схемы -триггера динамической синхронизацией. Для этого инверсный выход Q соединим с входом D, а информационный сигнал подадим на вход С (рис. 8.24, а). Пусть исходное состояние триггера будет таким, что сигнал на выходе , а на выходе . Следовательно, и сигнал на выходе D равен логической единице. При первом же перепаде напряжений 0,1 на входе синхронизации С триггер примет единичное состояние так как на его входе будет потенциал логической 1. При этом потенциалы на выходе Q и на входе D соответствуют логическому нулю.

Так как переключение триггера происходит в течение очень короткого времени, то изменение сигнала на входе D, происходящее с небольшой задержкой относительно момента срабатывания триггера, не может изменить его состояния. Таким образом, первый импульс синхронизации установит триггер в состояние 1. На его входе D будет потенциал логического 0. Поэтому следующий перепад напряжения 0,1 на входе С установит триггер в состояние 0. Потенциал на входе D станет равным логической 1. Таким образом, состояние триггера меняется на противоположное при каждом перепаде импульса напряжения на входе синхронизации и триггер как бы считает проходящие импульсы.

Подобный -триггер нормально функционирует в том случае, если сигнал на входе D не успевает измениться за время переключения триггера. В противном случае начнется «состязание» или «гонки». В результате их триггер может переключиться два раза или более вследствие быстрого изменения сигнала на входе D, которое он успевает отработать. Для исключения этого выход соединяют с входом D через линию задержки, в качестве которой можно использовать один или два логических элемента (рис. 8.24, б). Их задержка распространения сигнала обычно бывает достаточной для четкой работы Т-триггеров, выполненных на микросхемах любых типов.

Рис. 8.24. Т-триггер, выполненный на основе -триггера (а); устранение «гонки» в Т-триггере (б)

У Т-триггеров также может иметься дополнительный вход Е (V) разрешения приема информации. Действие его аналогично действию Е-входа RS- и D-триггеров. Промышленность не выпускает самостоятельных ИС Т-триггеров. Их обычно получают путем соответствующих включений D- и JK-триггеров.

Триггер JK- типа часто называют универсальным. Это устройства, имеющие входы J и К, у которых нет неопределенного состояния. Если на входы J и К подаются сигналы логической единицы, то состояние JK-триггера меняется на противоположное при каждом новом приходящем импульсе. Другими словами, если входы J и К объединены между собой, то JK-триггер работает как Т-триггер. В остальных случаях он функционирует как триггер RS-типа. При этом вход J эквивалентен входу S, а К—входу R. На рис. 8.25, а показана структурная схема простейшего JK-триггера. При одновременной подаче на входы J и К сигнала логической единицы триггер с помощью соответствующих схем совпадений устанавливается в положение 1 или 0 в зависимости от его начального состояния (т. е. ведет себя как триггер Т-типа). Если сигнал подается на вход J или К, то триггер, аналогично RS-триггеру, устанавливается соответственно в состояние 1 или 0. Линии задержки необходимы для устранения «состязаний» сигналов. Так, если при объединенных входах J и К за время действия входного сигнала произойдет изменение потенциала на входе одного из входных ЛЭ, то триггер переключится дополнительно. Для устранения подобных сбоев длительность входного сигнала должна быть меньше времени задержки распространения сбоев, вносимых линией задержки DL.

Триггер JK-типа универсальным называют потому, что на его основе с помощью несложных коммутационных изменений можно получить RS- и T-триггеры (рис. 8.25, б, в, г).

В интегральной схемотехнике JK-триггеры обычно выполняются синхронными и двухступенчатыми. В них имеется основной триггер (первая ступень), в который записывается проходящая информация, и вспомогательный (вторая ступень), в который переписывается информация из основного триггера.

Построение двухступенчатого триггера разберем на примере схемы рис. 8.26, а.

Рис. 8.25. Схема JK-триггера (а); применение триггера для построения триггеров RS (б), D (в) и Т (г)

Рис. 8.26. Схема двухступенчатого -триггера (а) и его условные обозначения (б, в)

Он состоит из основного триггера на логических элементах с вентилями и дополнительного триггера на логических элементах с вентилями . Дополнительный триггер также является тактируемым, причем в отличие от основного он синхронизируется потенциалом логического 0. Для этой цели в схему введен инвертор на логическом элементе ИЛИ-НЕ.

Рассмотрим работу триггера при разных комбинациях входного сигнала. Пусть в исходном положении триггер находится в нулевом состоянии . Тогда на одном из входов вентилей будут соответственно логическая и логический . При отсутствии тактового импульса на выходе С вентили закрыты независимо от того, какие сигналы на остальных входах .

Пусть на вход J подан сигнал логической 1. Тогда с приходом импульса синхронизации вентиль откроется, а вентиль останется закрытым. Одновременно закроются оба вентиля сигналом логического 0, снимаемого с выхода инвертора . Сигнал логического нуля, снимаемого с открытого вентиля , записывает в основной триггер информацию, устанавливая его в состояние 1. Тогда на одном из входов вентиля будет сигнал логической 1, а на входе вентиля — сигнал логического 0. Однако эти сигналы никак не меняют состояние вспомогательного триггера, так как эти вентили во время действия импульса синхронизации закрыты. По его окончании на вторых входах вентилей появится логическая 1, а вентили закроются. Так как основной триггер находится в положении 1, то откроется вентиль и информация запишется во вспомогательный триггер, который установится в положении 1 .

Совершенно аналогично сигнал, поданный на вход , установит триггер в состояние логического нуля: .

Таким образом, в триггере данного типа изменение выходного сигнала происходит только в моменты, когда потенциал С переходит из 1 в 0. Поэтому говорят, что эти триггеры тактируются фронтом или срезом в отличие от триггеров, тактируемых потенциалом.

Если соединить вместе входы J и К, то триггер станет счетным и превратится в триггер Т-типа. Действительно, если триггер находится в положении то при одновременной подаче вентиль будет закрыт сигналом , снимаемого с выхода триггера. Так как открывается только вентиль , триггер установится в нулевое состояние . При этом выходной потенциал блокирует вентиль . Поэтому следующая комбинация переводит триггер в состояние и т. д. Если входы J, К, С объединить между собой, то синхронный -триггер будет работать как синхронный Т-триггер. Тот же результат получается в случае, если на входы J и К подать логическую 1, а счетные импульсы — на вход С.

Двухступенчатый триггер ведет себя подобно триггеру с инверсной динамической синхронизацией, хотя и основной, и вспомогательный триггеры имеют статическое управление.

Промышленностью выпускаются -триггеры, имеющие разные функциональные возможности. Так, в И С типа (рис. 8.27, а) на входах J и К установлены трехвходовые логические элементы И и имеются входы раздельной установки в состояние 0 (R) и состояние 1 (S). Использование этой микросхемы в качестве Т-триггера показано на рис. , а синхронизируемого -триггера — на рис. 8.27, в. Наличие логического элемента И на входах J и К расширяет функциональные возможности микросхемы. Так, при введении дополнительных логических элементов и использовании логики, имеющейся во входных цепях триггеров, удается реализовать устройства с видоизмененными уравнениями функционирования.

Рис. 8.27. Микросхема JR-триггера типа (а) и ее включение -триггером (б) и RS-триггером (в)

В ряде случаев они имеют свои названия, например триггеры типа S (при устанавливаются в единичное состояние), типа R (при устанавливаются в нулевое состояние), типа Е (при не меняют своего состояния).

Переходные процессы в триггерах, выполненных на основе интегральных логических элементов, протекают достаточно быстро.

При ориентировочной оценке можно считать, что для каждой пары логических элементов, соединенных так, что образуется петля положительной ОС, длительность фронта и среза равна времени задержки распространения сигнала в этих логических элементах.

Из рассмотренного следует, что триггеры осуществляют запоминание информации и остаются в заданном состоянии после прекращения действия переключающих сигналов. Поэтому они относятся к классу устройств, которые носят название конечных автоматов — устройств, имеющих память об их предыдущем состоянии.

Триггеры широко используют при цифровой обработке информации в устройствах измерительной техники, автоматики и вычислительной техники.