11.4. Оптический процессор с перекрестной схемой
11.4.1. Описание системы
На рис. 11.2 изображена принципиальная схема оптического процессора с перекрестной схемой. Все имеющиеся в схеме 512 процессоров соединяются с оптическим переключателем 
элементов с 160 МГц (или более быстродействующей) последовательной волоконно-оптической линией связи. Процессоры имеют два входных канала от перекрестного переключателя и два выходных канала к перекрестному переключателю. Первые 256 процессоров могут иметь один вход, на который подается сигнал с цифрового датчика или из основного запоминающего устройства. Остальные 256 процессоров могут иметь один выход, также соединенный с основной памятью. Разделение процессоров на две группы в данном случае оказалось выгодным, поскольку данные могут передаваться между ними в прямом и обратном направлении. Перекрестные переключатели меньшего размера вместе с переключателями, коммутирующими обмен данными, могут быть использованы для эмуляции перекрестного переключателя 
для тех событий, которые оказывается трудно обработать с помощью переключателя указанного размера. Это представляет собой способ увеличения числа процессоров при сохранении линейного роста производительности системы.
Метод использования нескольких путей в памяти позволяет получить широкую полосу частот канала связи между основной группой запоминающих устройств и процессорами. Оптические переключатели управляют каналами возврата данных в память, а именно направляют их в правильно определенную группу запоминающих устройств для дальнейших вычислений с целью уменьшения усилий по управлению памятью, уменьшения сложности адресации и сохранения достаточно высокого быстродействия [23]. Перемещение данных может быть
(кликните для просмотра скана)
выполнено с помощью сброса (на несколько микросекунд) мембранного устройства на деформируемых зеркалах, осуществляемого с помощью буферного фрейма или оптическими методами. Реализация переключения оптическими методами как самостоятельный способ была продемонстрирована в [31]. В процессе обработки сигналов устройствами обсуждаемого типа вектора с большой размерностью последовательно перемещаются между памятью и процессором, при этом упрощается вычисление адресов для таких машин. Желательна реализация алгоритмов, формирующих циклическую обработку в переключателе перед обращением к памяти, что позволяет снизить требования к характеристикам и времени, затрачиваемому на перемещение данных в запоминающем устройстве [23].
