5.3. Устройства с внутренним пороговым кодированием

Устройства с внутренним пороговым кодированием используют оптические методики для операции принятия решения, так же как и для операций соединения. Следовательно, они представляют собой более общий класс устройств, чем системы с

внешним пороговым кодированием, в которых не допускаются оптические операции принятия решений. В частности, использование двух или более уровней принятия решения в принципе позволяет выполнить любую комбинаторную логическую функцию, но устройства с внешним пороговым кодированием используют лишь один уровень принятия решения и, таким образом, в принципе не обладают этой способностью. Как было указано в разд. 5.1, осуществляющие операции принятия решения оптические системы не нуждаются в применении тех схем вентильных устройств с булевой логикой, которые стали традиционными в чисто электронных интегральных схемах. В частности, пороговая логика утверждает более общий, включающий традиционную булеву логику в качестве частного случая подход, позволяющий уменьшить число используемых логических уровней, элементов и соединений.

Два простых примера устройств с внутренним пороговым кодированием, одно из которых (умножитель-сумматор) использует комбинаторную логику, а другое (I-К-триггер)-последовательную логику, рассмотрены в разд. 5.3.1 и 5.3.2. Эти устройства могут быть реализованы с высокой степенью интеграции на основе нелинейных оптических (бистабильных) устройств. Так как оптико-электронные (или электронно-оптические преобразования), как правило, приводят к ухудшению таких показателей, как быстродействие, энергопотребление, геометрические размеры и т. д., можно ожидать, что эти приборы потребуют чисто оптических или близких к ним внутренних соединений с целью улучшения рабочих характеристик по сравнению с чисто электронными устройствами.

5.3.1. Пример умножителя-сумматора

Рассмотрение данного примера было вызвано необходимостью обеспечить высокую скорость при выполнении операции внутреннего произведения в линейной алгебре (например, для умножения матрицы на вектор или матрицы на матрицу), в противном случае эти операции становятся бессысленными. Операции внутреннего произведения включают умножение двух чисел и сложение результата с третьим числом. Например, 2-разрядный умножитель-сумматор умножает два 2-разрядных числа М и прибавляет результат к -разрядному входному числу X и выводит результаты в виде -разрядного числа У. В синхронизированном режиме работы выходной сигнал У мог бы подаваться по цепи обратной связи на вход X для того, чтобы достичь эффекта многократного накопления результата (если имеется возможность накопления до трех произведений и при этом не возникает переполнение).

Традиционная схема булевой логики для 2-разрядного умножителя-сумматора изображена на рис. 5.7, где индексы и обозначают двоичные номера позиций (2°, и т. д.). Следует обратить внимание на то, что хорошо известные и часто встречающиеся многовходовые системы были сгруппированы и обозначены одним символом. Функция ИСКЛЮЧАЮЩЕЕ ИЛИ может быть реализована с помощью двух логических уровней с использованием двух вентилей И, одного ИЛИ и двух инверторов. Функции чисто суммирующего устройства можно выполнить при двух логических уровнях при помощи как минимум пяти вентилей И, двух вентилей ИЛИ и четырех инверторов. На рис. 5.8 изображена пороговая логическая схема 2-разрядного умножителя-сумматора [29, 30], составленная полностью из пороговых логических элементов с коэффициентами объединения по входу и разветвления по выходу, ограниченными пятью. Весовые коэффициенты указаны внутри каждого элемента символом, смежным с линией, обозначающей вход, а порог указан по соседству с выходной линией.

Следует заметить, что булева логическая схема на рис. 5.7 требует всего 38 логических вентилей и 18 инверторов. (Инверторы обычно не включают в число логических элементов или общее число логических уровней, однако они занимают объем, требуют затрат мощности, обладают определенным быстродействием.) Эта схема имеет максимальную длину пути распространения сигнала по девяти логическим уровням. Пороговое логическое устройство, изображенное на рис. 5.8, требует восемнадцати пороговых логических элементов и использует только 5 логических уровней. Также представляет интерес сравнение числа соединений, необходимых для данных схем. В случае булевой логической схемы эта величина составляет 116, против 70 для пороговых логических устройств. Это сравнение можно кратко подытожить тем утверждением, что пороговое логическое устройство имеет превосходство приблизительно в 2 раза в отношении числа логических уровней, числа логических элементов и числа соединений.

Подобным же образом можно спроектировать схему 8-раз-рядного умножителя-сумматора, умножающего два 8-разряд-ных числа, прибавляющего -разрядное число и выдающего -разрядный результат. Здесь коэффициенты объединения по входу и разветвления по выходу были увеличены до 8. Результаты, полученные для данной схемы (с данными по 2-разрядному умножителю-сумматору, показанному в скобках), можно увидеть на рис. 5.9 [29, 30]. Число вентилей в последнем случае по отношению к предыдущему увеличилось почти как тогда как число логических уровней и соединений осталось на уровне Указанная схема является в достаточной степени

(кликните для просмотра скана)

сложной и возникает искушение сделать заключение, что результаты являются показателем того, чего можно достичь при реализации более сложных схем. Если рассматривать отношение скорости обработки к потребляемой мощности, то можно утверждать, что результаты также указывают на значительно большие преимущества указанных систем по сравнению с отдельным уровнем, элементом или набором каких-либо соединений, так как каждое из соответствующих отношений либо увеличивает скорость обработки, либо уменьшает потребление мощности, либо делает и то и другое.

Как указано выше, ожидается, что чисто оптические элементы и внутренние соединения будут необходимы в системах с внутренним пороговым кодированием, которые реализуют свои очевидные потенциальные преимущества по сравнению с возможностями чисто электронных устройств. А чтобы реализовать потенциальные преимущества в отношении геометрических размеров, вероятно, потребуется использовать методики интегральной или «почти интегральной» [31] оптики. Из числа целого ряда материалов, исследованных для указанной технологии стекло системы имеют наилучшие возможности для полной интеграции оптических источников, пороговых устройств и детекторов на одной подложке. Проблема состоит в том, что нелинейности материалов, необходимых для пороговых режимов работ в чисто оптических устройствах, по величине на два — четыре порядка должны превышать характеристики существующих однородных электрооптических материалов для систем, где оптический входной сигнал создается полупроводниковым лазером [32, 33]. Однако квантоворазмерные структуры на могут иметь необходимые нелинейные свойства при комнатной температуре, с приемлемыми скоростями переключения и энергетическими характеристиками, в том числе будучи включенными в состав плотно упакованных матриц

Рис. 5.9. Сравнительные характеристики традиционной и пороговой логических схем умножителя-сумматора с числом разрядов . В скобках приведены данные для умножителя-сумматора с числом разрядов

интегралыю-оптических структур на GaAs [34]. В настоящее время также проводятся исследования и других многообещающих материалов, включая системы на основе и многослойные структуры на основе органических пленок Ленгмюра — Блоджетт [37].

5.3.2. Пример J-K-триггер

J-K-триггер является основным элементом традиционных последовательностных логических архитектур, которые запускаются либо синхронно от внешнего источника, либо работают в режиме внутренней синхронизации. Триггер имеет два входа и К и выход если оба и К входных сигнала равны 0, то значение сохраняется; если только то равняется 0; если только то если оба сигнала и К равны 1, то принимает значение, противоположное тому, которое имелось ранее. На рис. 5.10 показано, как J-K-триггер можно было бы реализовать в устройстве, где фемтосекундные импульсы света сохраняют предыдущие значения выходного сигнала в оптической цепи обратной связи [18]. Следует отметить, что необходимо иметь максимальное число оптических путей, равное 6, и требуются 3 чисто оптических пороговых устройства; также показаны соответствующие весовые коэффициенты и пороги для операций J-K-триггер

Архитектура с фемтосекундными ультракороткими импульсами [20, 38, 39] эквивалентна схеме с пороговыми логическими элементами, представленной на рис. 5.8, но обладает обратной связью. Так как данная архитектура входит в число наиболее общих и мощных разработок, ее характеристики и возможности обсуждаются далее более подробно.

Рис. 5.10. Схема внутреннего порогового кодирования для J-K-триггер Весовые коэффициенты показаны на матрице межсоединений; пороги указаны на матрице порогового кодирования/усиления.