11.4.2. Описание элементов обработки
На рис. 11.3 изображена структура элемента предварительной обработки. В матричном процессоре производства Texas Instruments, построенном на сверхбыстродействующих интегральных схемах, и в «систолическом чипе», разработанном в Университете Карнеги — Меллона [12], используются программируемые перекрестные переключатели. Данные, поступающие из главного оптического перекрестного переключателя и представляющие два операнда в операциях процессора, вводятся в процессор слева и - преобразуются из последовательного кода в параллельный. Операнд также может поступать из основного запоминающего устройства, локальной процессорной памяти или цифрового сенсора. Сигнал, выходящий из процессора с правой стороны, вводится в параллельно-последовательный преобразователь для возврата в основной оптический перекрестный процессор. Выходной сигнал может также поступать в основное запоминающее устройство. Кроме того, могут использоваться оптические связи между процессорами и группами узлов основного запоминающего устройства.
На рис. 11.2 показано, что верхняя половина процессоров по-разному соединяется с нижней половиной процессоров. Обычными операциями процессора управляют с помощью локальной программы, а инициирование вычислений или цикла перемещения осуществляется основным синхронизирующим сигналом.
Для получения миллиарда цифровых операций с плавающей запятой в секунду необходимо использовать промышленно освоенные чипы умножителей и сумматоров с 240 не тактовым циклом. Символьные вычисления с высоким быстродействием могут потребовать разработки специальных блоков, выполняющих сопоставление с образцом. В обычных условиях для обрабатывающих элементов не требуется наличня в них сразу и цифровых, и специальных символьных вычислительных блоков. Это
(кликните для просмотра скана)
требование скорее относится ко всей системе в целом, которая должна иметь ряд процессоров одного вида и ряд процессоров другого вида.
