6.1.3. СТАНДАРТНЫЕ НЕЧЕТКИЕ БЛОКИ [10]

Схема МАХ и схема MIN

Функции нечеткой логики в отличие от двузначной или многозначной логики в принципе можно определять многими способами. В настоящее время известно несколько десятков таких функций [11]. Для нечетких выводов достаточно часто используют функции нечеткой логической суммы (МАХ) и нечеткого логического произведения (MIN). Ниже мы рассмотрим электрические схемы, реализующие эти две операции.

Все электрические схемы в зависимости от режима обработки сигналов можно разделить на схемы, работающие в режиме токов, и схемы, работающие в режиме напряжений. Во-первых, информационные сигналы представляются величиной и направлением тока. Типичный пример - инжекционная интегральная логика Во-вторых, информационные сигналы представляются полярностью и величиной напряжения (это большинство цифровых и аналоговых схем). Первые схемы обладают достоинством: операции сложения и вычитания с их помощью можно реализовать несложным соединением вводных шин, что позволяет обойтись без излишних транзисторов или других элементов. Их недостаток состоит в том, что одна схема может нагружать еще только одну схему (нагрузочная способность равна 1). Вторые схемы имеют большую нагрузочную способность, но для операций сложения и вычитания они не пригодны. Кроме того, в них по сравнению со схемами, работающими в режиме токов, сильнее сказываются колебания напряжения источника питания.

Ниже использованы схемы, работающие в режиме напряжения. На рис. 6.2, a и 6.3, а соответственно показаны схемы МАХ и MIN [8, 14]. В таких схемах значениям истинности 0 и 1 соответствуют напряжения 0 и 5 В. Каждая из этих схем состоит из схемы сравнения и схемы компенсации. Напряжения входных сигналов, соответствующих значениям истинности

(см. скан)

Рис. 6.2. Схема МАХ (а), характеристики входа и выхода (б) и переходная характеристика (в).

(с некоторым шагом), сравниваются, и максимальное значение —0,7 В или минимальное значение соответственно формируются на эмиттерах NPN- или -транзи-сторов. Эмиттеры всех транзисторов схемы сравнения объединены, поэтому схемы на рис. 6.2, a и 6.3, а можно назвать -вентилями (нечеткими логическими вентилями с объединенными эмиттерами). Напряжение 0,7 В на линии эмиттеров схемы сравнения компенсируется на следующем каскаде (эмиттерном повторителе, запускаемом источником Таким образом, максимальное и минимальное значения входных напряжений формируются на выходе Z соответственно схем на рис. 6.2, a и 6.3, а. Напряжения на этом выходе показаны на рис. 6.2, б и 6.3, б. Схема компенсации одновременно с коррекцией ухода напряжения компенсирует также температурный дрейф напряжения на объединенных эмиттерах схемы сравнения. Изменение напряжения выхода при

Рис. 6.3. Схема MIN (а), характеристики входа и выхода (б) и переходная характеристика (в).

изменении температуры окружающей среды в пределах — не более полной шкалы. Переходные характеристики ECFL - вентилей показаны соответственно на рис. 6.2, в и 6.3, в. На рисунках видно, что скорость срабатывания не более 20 не. В реальных схемах для предотвращения колебаний и ударных возбуждений вследствие емкостной нагрузки параллельно каждой базе транзисторов устанавливается резистор порядка 100 Ом. В случает исполнения в виде интегральной схемы подобное сопротивление можно ввести, не занимая площадь кристалла благодаря соответствующему подбору шаблона области базы.

Другое достоинство ECFL-вентилей состоит в их большой нагрузочной способности и устойчивости по отношению к колебаниям напряжения источника питания. Эти вентили устойчиво работают даже при изменении напряжения от + 6 до +51 В (Vcc) и от —1 В до —46 В (VEЕ), т.е. даже по

сравнению с традиционными двоичными цифровыми схемами это более надежные схемы.

Устройство нечеткой памяти [7]

Нечеткая память предназначена для хранения функций принадлежности, показанной на рис. 6.1, а, или дискретной выборки такой функции, какая показана на рис. 6.1,б, т. е. нечеткое слово типа (6.12) хранится и считывается как единое целое. На рис. 6.4 показана конструкция устройства нечеткой памяти. Такая память может хранить нечеткую информацию следующих семи значений:

ПБ - положительное большое,

ПС - положительное среднее,

ПМ - положительное малое,

ПН - почти нулевое,

ОМ - отрицательное малое,

ОС - отрицательное среднее,

ОБ - отрицательное большое.

ПБ, ПС, ПМ, ПН, ОМ, ОС, ОБ - это своего рода «уровни», присвоенные описательной информации. В блок ППЗУ нечеткой памяти пользователь «прошивает» функцию принадлежности почти нулевых данных; с помощью дешифратора 1 из 8 уровни 000-111 (ПБ: 111, ПС: 110, ПМ: 101, ПН: 100, ОМ: ОБ: 001, не используется: 000), сохраняемые во внешней двоичной памяти, преобразуются в семибитное слово, и аналоговые напряжения (значениям истинности соответствуют напряжения , преобразуемые каскадной транзисторной решеткой, выдаются на 25 выходных контактов (как выходное слово). Фотоснимок экспериментального чипа показан на рис. 6.5. Технология изготовления чипа-МОП с алюминиевыми вентилями. Ответная характеристика каскадной транзисторной решетки, используемой в нечеткой памяти, показана на рис. 6.6. В целом память, являясь -канальным МОП-прибором, работает аналогично КМОП-приборам, что позволяет почти полностью исключить систематические ошибки. Вследствие ограничений производственной базы был изготовлен шаблон памяти большого размера, поэтому ответная характеристика не дает высокого быстродействия. Преобразовав с помощью системы SPACE II транзисторы до размеров 2 мкм по длине и 5 мкм

(см. скан)

Рис. 6.4. Конструкция устройства нечеткой памяти.

Рис. 6.5. Фотография чипа устройства нечеткой памяти

Рис. 6.6. Переходная характеристика транзисторной решетки, используемой в устройстве нечеткой памяти (аналоговые напряжения от 0 до 5 В с шагом 0,5 В).

по ширине и проведя моделирование памяти, включая дешифратор, получили быстродействие порядка 5 не.

Машина нечетких выводов

На рис. 6.7 представлена блок-схема машины нечетких выводов, выполняющей восходящие нечеткие выводы (выражение (6.1)) с использованием формул (6.8) и (6.11). Здесь число элементов нечетких слов А, А, а также В, В равно соответственно . Схема С-MIN представляет собой

Рис. 6.7. Блок-схема машины нечетких выводов.

параллельно работающих двухвходовых схем MIN, а Е-МАХ-схема МАХ с входами и одним выходом. Кроме того, схема усечения - это параллельно работающих двухвходовых схем MIN. Один из двух входов каждой схемы подключен к входу а. Если ввести А, В из знания «если есть А, то у есть В», полученного из базы знаний, а также А из фактической информации есть А», то на выходе В как факт «у есть В» появятся напряжения в виде дискретной функции принадлежности. При этом выход В представлен сигнальными шинами (или выходными контактами). На рис. 6.8 показана плата машины нечетких выводов нечеткого компьютера изготовленного в лаборатории Ямзкава весной 1986 г. Эта машина выполняет нечеткий вывод из знания с одной предпосылкой и одним действием, поэтому ее можно назвать базовой машиной нечетких выводов. На

Рис. 6.8. Плата машины нечетких выводов.

плате машины расположено 288 биполярных транзисторов, скорость вывода равна 100 нс. Другими словами, возможно быстродействие 10 млн FIPS (нечетких выводов в 1 с).