Применения сумматоров.

Покажем, что 4-разрядный сумматор можно использовать в качестве двух одноразрядных сумматоров. С учетом внутренних переносов сумматор, показанный на рис. 6.103,а, на основании соотношений

описывается функциями:

где агвг V агсг внутренние сигналы ИС. Подставив в эти функции значения (рис. 6.103,а) получим:

т.е. 4-разрядный сумматор при указанных на рис. 6.103,а соединениях входов может быть использован в качестве двух независимых одноразрядных сумматоров.

Рис. 6.103

На рис. 6.103, б показано упрощенное условное графическое обозначение двоичного сумматора, где в левом и правом полях указаны веса входов и выходов сумматора. Действительно, входы на основании (6.51) логически равноценны (взаимозаменяемы) и имеют вес, равный 1. Так же логически равноценны входы поэтому приведенное на рис. 6.103, б обозначение 4-разрядного сумматора более удобно в применении, чем обозначение на рис. 6.103,а. На рис. 6.103,в показано упрощенное обозначение двух одноразрядных сумматоров, выполненных на основе 4-разрядного сумматора.

Сложение чисел, представленных в прямом коде, можно выполнить с помощью предварительного преобразования прямого

кода в дополнительный. Чтобы сумму представить в прямом коде, необходимо выполнить обратное преобразование. Такие преобразования (прямого кода в дополнительный и дополнительного в прямой) легко осуществить с помощью ЛЭ, выполняющих функцию сумма по модулю два, и двоичных сумматоров на основании правил, приведенных в § 6.9. Так как правила преобразования прямого кода в дополнительный и дополнительного кода в прямой идентичны, то эти преобразования выполняются одной и той же схемой. На рис. 6.104, а показана схема преобразования 8-разрядных кодов чисел знаковый разряд).

Рис. 6.104

Пусть на вход подается прямой код

где Если то т.е. код не изменяется, так как число положительное. Если то и сумматор производит вычисление суммы

т.е. вычисляется дополнение где Знаковый разряд при Если прямой код нуль), то

При использовании схемы на рис. 6.104,а в качестве преобразователя дополнительного кода в прямой необходимо выполнять условие так как число —128 в 8-разрядном прямом коде представить невозможно).

На рис. схема, выполняющая операции

где -разрядные двоичные числа, сумма или разность чисел и в дополнительном коде, вычитание) — сигнал управления операциями сложения и вычитания. Действительно, при сумма

где

Рис. 6.105

Рис. 6.106

На рис. 6.105 показана схема одноразрядного десятичного сумматора для чисел, представленных в коде с избытком 3 (см. § 6.9). На вход левого двоичного сумматора подаются разряды

и перенос из предыдущего десятичного разряда Данный сумматор вычисляет сумму Если перенос в следующий десятичный разряд то на правый сумматор

подается число а если то подается число На выходе этого сумматора получается значение суммы разрядов представленной в коде с избытком 3.

Сложение вспомогательной суммы 5 с числами 3 и 13 называется коррекцией суммы и выполняется правым сумматором (рис. 6.105). Следует иметь в виду, что возникающий при коррекции перенос теряется (не передается в следующую тетраду). С помощью последовательного соединения таких одноразрядных сумматоров можно получить n-разрядный десятичный сумматор.