Распознанный текст, спецсимволы и формулы могут содержать ошибки, поэтому с корректным вариантом рекомендуем ознакомиться на отсканированных изображениях учебника выше
Также, советуем воспользоваться поиском по сайту, мы уверены, что вы сможете найти больше информации по нужной Вам тематике
В последовательных умножителях, вычисляющих -разрядное произведение где
n-разрядное множимое записывается во внутренний регистр памяти умножителя, а разряды множителя подаются на умножитель последовательно, начиная с младшего разряда.
Из традиционного алгоритма умножения чисел следует, что умножитель должен содержать накапливающий сумматор, состоящий из n-разрядного двоичного комбинационного сумматора и сдвигающего регистра, одновременно используемого в качестве аккумулятора старших разрядов суммы (рис. 6.143; Регистр памяти числа построен на асинхронных потенциальных -триггерах, а -разрядный сдвигающий регистр — на -триггерах. Загрузка множимого производится сигналом который одновременно сбрасывает в 0 сдвигающий регистр. Умножение числа на один разряд номер разряда и номер такта) множителя производится набором из Пока поступают разряды множителя сдвигающий регистр работает в режиме синхронной загрузки Эффект сдвига при загрузке
Таблица 6.31. (см. скан) Последовательный умножитель
получается за счет подачи разрядов аккумулятора с весом на входы сумматора с весом Пример вычисления произведения представлен в табл. 6.31. Умножение выполняется тактов с представлением -разрядного произведения в последовательном коде на выходе младшего разряда сдвигающего регистра. Сигнал производит переключение сдвигающего регистра с режима синхронной загрузки в режим сдвига тактов производится загрузка чисел с выхода сумматора и тактов — сдвиг для выдачи старших разрядов произведения). Число может иметь произвольную разрядность.
Последовательный умножитель бит построенный по рассмотренному принципу, показан на рис. 6.144.
-разрядное произведение 
где
записывается во внутренний регистр памяти умножителя, а разряды множителя 
подаются на умножитель последовательно, начиная с младшего разряда.
Регистр памяти числа 
построен на асинхронных потенциальных 
-триггерах, а 
-разрядный сдвигающий регистр — на 
-триггерах. Загрузка множимого 
производится сигналом 
который одновременно сбрасывает в 0 сдвигающий регистр. Умножение числа 
на один разряд 
номер разряда и номер такта) множителя 
производится набором из 
Пока поступают разряды множителя 
сдвигающий регистр работает в режиме синхронной загрузки 
Эффект сдвига при загрузке
с весом 
на входы сумматора 
с весом 
Пример вычисления произведения 
представлен в табл. 6.31. Умножение выполняется 
тактов с представлением 
-разрядного произведения 
в последовательном коде на выходе младшего разряда 
сдвигающего регистра. Сигнал 
производит переключение сдвигающего регистра с режима синхронной загрузки в режим сдвига 
тактов производится загрузка чисел с выхода сумматора и 
тактов — сдвиг для выдачи старших разрядов произведения). Число 
может иметь произвольную разрядность.
бит 
построенный по рассмотренному принципу, показан на рис. 6.144.
