Глава 7. Сдвигающие регистры и счетчики

7.1. Сдвигающие регистры без параллельной записи данных

Любой -разрядный сдвигающий регистр, построенный на триггерах имеет вход последовательного ввода информации последовательно вводимые данные) и выход последовательного вывода информации с последнего триггера (SO - Serial Output), однако выходы параллельного вывода информации могут и отсутствовать. Общие вопросы построения, описания и использования сдвигающих регистров были рассмотрены в § 4.4.

Сдвигающие регистры типов SI/PO и На рис. 7.1,а изображен 4-разрядный сдвигающий регистр с последовательным параллельными прямым и инверсным выходами, выполненный на D/R-S-триггерах 1533ТМ2 (имеется и инверсный последовательный выход Асинхронные потенциальные входы используются для установки триггеров регистра в одно из исходных состояний 0000 при или 1111 при (должно выполняться условие Сдвигающий регистр относится к типу (последовательный вход/параллельный выход) и на основании соотношений (4.31) и (5.10) полностью описывается функциями:

Для сдвига 8-разрядных слов можно использовать 8-разрядные синхронные регистры памяти. На рис. 7.1,б показан -разрядный сдвигающий регистр типа SI/SO (последовательный вход/последовательный выход), выполненный на

Рис. 7.1 (см. скан)

четырех ИС 555ИР35. Последовательно вводимые 8-разрядные данные появляются на 8 последовательных выходах через четыре такта. Выходы триггеров обозначены через где номер сдвигающего регистра номер разряда сдвигающего регистра Асинхронный потенциальный вход используется для. сброса регистра в нулевое состояние. Синхронные регистры памяти можно использовать и для построения обычных сдвигающих регистров типа Так, если в положить и выполнить соединения то получится 8-разрядный сдвигающий регистр типа

На сдвигающем регистре типа SI/SO и мультиплексоре можно построить запоминающее устройство с рециркуляцией данных (рис. 7.2). Функции возбуждения -триггеров этого устройства имеют вид:

(М - Mode - режим; рециркуляция данных, последовательный ввод данных

Рис. 7.2

На рис. 7.3 показаны -разрядный сдвигающий регистр типа описываемый функциями

где

555ИР8 - 8-разрядный сдвигающий регистр типа описываемый функциями

где

1554ИР47, 564ИР1, 176ИР10, 74ЯС4006 - два 4- и два -разрядных сдвигающих регистра типа SI/SO с общим тактовым сигналом, описываемые функциями

где номер регистра, номер триггера в регистре (пятиразрядные регистры имеют выходы с двух последних триггеров);

1554ИР46, 564ИР2, 74ЯС4015 - два 4-разрядных сдвигающих регистра типа описываемых функциями (7.2) при ;

МС14562В - 128-разрядный сдвигающий регистр типа SI/SO с доступом к выходному сигналу каждого 16-го триггера, описываемый функциями (7.1) при 127;

176ИР4 - 64-разрядный сдвигающий регистр типа SI/SO с прямым и инверсным выходами, описываемый функциями (7.1) при (мультиплексный последовательный вход) и (имеется выход с которого снимается усиленный сигнал синхронизации);

74LS91 - 8-разрядный сдвигающий регистр типа SI/SO с прямым и инверсным выходами, описываемый функциями (7.1) при

Каскадирование сдвигающих регистров для увеличения их разрядности осуществляется соединением последовательного

(кликните для просмотра скана)

выхода SO одного регистра с последовательным входом DS другого регистра. Построенный таким способом 8-разрядный сдвигающий регистр на основе двух 4-разрядных сдвигающих регистров представлен на рис. может быть построен 18-разрядный сдвигающий регистр типа SI/SO с дополнительными (промежуточными) выходами последовательный выход регистра).

Мультиплексный последовательный вход DS в можно использовать для записи и рециркуляции информации. Схема, показанная на рис. 7.5, представляет собой запоминающее устройство 64 X 1 бит с последовательным доступом к разрядам. Адрес записи и чтения каждого разряда сдвигающего регистра задается сигналами с помощью счетчика и компаратора При поразрядном равенстве входной мультиплексор сдвигающего регистра переключается сигналом на запись значения входного сигнала DS и одновременно по этому же адресу производится чтение содержимого сдвигающего регистра Максимальное время доступа к памяти при смене адреса равно где период 1 тактового сигнала

Рассмотренное запоминающее устройство является одноразрядным (64 X 1 бит). Для реализации запоминающего устройства 64 X I бит требуется использовать а также И для формирования выходных сигналов запоминающего устройства (управляющая схема остается без изменения; сигнал А подключается ко всем для одновременного мультиплексирования всех I разрядов записываемых и рециркулируемых слов).

Неиспользованные выходы счетчика позволяют увеличить объем памяти запоминающего устройства до 256 X 1 бит (рис. 7.5), если заменить на -разрядный сдвигающий регистр — четыре последовательно дрлюченных

На рис. 7.6 показана представляющая собой сдвигающий регистр типа SI/SO с программируемым числом разрядов

описываемый функциями (7.2) при

Программирование числа разрядов сдвигающего регистра поясняется структурной схемой, изображенной на рис. 7.7. Схема содержит 7 сдвигающих регистров,

(кликните для просмотра скана)

различающихся числом разрядов, равным Каждый регистр, кроме последнего (выходного), может быть исключен из операции сдвига значением сигнала поскольку сигналы на последовательных входах регистров описываются функциями: для первого -разрядного) сдвигающего регистра и для остальных регистров. Как следует из соотношения (7.3), можно установить любое число разрядов в сдвигающем регистре.

Срабатывание по тактовому сигналу С описывается функцией