Сдвигающие регистры с входным регистром памяти.

Регистр памяти можно включить как на параллельном выходе сдвигающего регистра (см. § 7.1), так и на его параллельном входе. Получаемые таким способом устройства обладают большими функциональными возможностями, чем каждый из используемых узлов в отдельности.

На рис. 7.19 представлены 8-разрядные устройства с асинхронной потенциальной загрузкой данных в сдвигающий регистр:

74НС589 - устройство на основе сдвигающего регистра типа PI/SO (рис. 7.20,а), описываемого функциями (7.9);

74LS597 - устройство на основе сдвигающего регистра типа PI/SO с асинхронным потенциальным сбросом сигналом (рис. 7.20,6), описываемый функциями и

74LS598 - устройство на основе сдвигающего регистра типа PI/PO с асинхронным потенциальным сбросом сигналом (рис. 7.20,в), описываемый функциями (7.13) при и

Во всех перечисленных ИС используются синхронные регистры памяти. В ИС 74LS598 сигнал CEN (Clock Enable) служит для включения и выключения тактового сигнала (см. рис. 7.20, в). Действительно, упрощенным методом анализа, изложенным в § 2.4, можно получить:

а значит тактовый сигнал при значении управляющего сигнала а при значении При первом изменении сигнала с 1 на 0 установится значение поэтому при всех дальнейших изменениях сигнала если значение управляющего сигнала

Многофункциональные устройства на основе сдвигающих регистров. На рис. 7.21 показаны ИС:

(кликните для просмотра скана)

74LS819 - 8-разрядный диагностическо-конвейерный регистр (Diagnostics/Pipeline Register, рис. 7.22,а), описываемый функциями

где

74ALS29818, 74AC11818 - 8-разрядный диагностическо-конвейерный регистр (рис. описываемый функциями

(сигнал представляет собой сигнал привязанный к тактовому сигналу

На структурных схемах описанных устройств (рис. 7.22) введены названия регистров: Shadow Reg. - теневой регистр, Pipeline Reg. - конвейерный регистр.

Узел в вычисляет контрольный разряд РЕ (Parity Even - четный паритет) — при нечетном числе разрядов и при четном числе разрядов Таким образом, по -разрядной шине всегда передается нечетное число разрядов, равных 1. Это свойство можно использовать при передаче данных для обнаружения однократных ошибок в параллельном канале связи. Режимы работы приведены в табл. 7.2.

Интегральные схемы можно использовать в качестве приемопередатчиков с памятью, позволяющих производить некоторые преобразования данных внутри

(кликните для просмотра скана)

Таблица 7.2. (см. скан) Режимы работы

Режимы работы приведены в табл. 7.3.

На рис. 7.23 показаны двухступенчатые 8-разрядные сдвигающие регистры (Dual Rank 8-bit Shift Registers): 74LS962 - ИС, описываемая функциями:

при

при

(см. скан)

74ALS963 - ИС с синхронным сбросом регистров сигналом описываемая функциями:

(GM, EM - разрешение передачи (Move) из регистра в регистр, разрешение ввода с шины разрешение сдвига последовательных данных с синхронным и асинхронным сбросом регистров, отличающаяся от только функциями:

Рис. 7.24

(см. скан)

Структурная схема изображена на рис. 7.24,а. Операции, выполняемые ИС, легко устанавливаются на основании вышеприведенных функций. Например,

при (обмен данными между регистрами);

при (запись в регистр памяти функции

Структурная схема ИС 74ALS963 показана на рис. Режимы ее работы приведены в табл. 7.4. Штрих-пунктирными линиями изображены входы для подачи сигналов в