§ 7.4. ПРИМЕРЫ ЦИФРОВЫХ ЭЛЕМЕНТОВ И СИСТЕМ РАДИОАВТОМАТИКИ

Цифровые временные дискриминаторы.

Один из наиболее простых в реализации вариантов построения цифрового временного дискриминатора представлен на рис. 7.15, а. Основным элементом такого дискриминатора является преобразователь АЦП временного интервала между отраженным от цели импульсом и зондирующим импульсом в двоичное число из которого вычисляется опорное двоичное число

Рис. 7.15

Последнее соответствует поступающей с выхода системы АСД по цепи главной обратной связи оценке измеряемой дальности, полученной как результат работы системы в предыдущие моменты времени. Таким образом, на выходе дискриминатора вырабатывается цифровой сигнал рассогласования

Входящий в состав дискриминатора АЦП фактически представляет собой неследящий измеритель дальности, однако он может успешно работать лишь в составе следящей системы АСД, которая за счет стробирования приемника обеспечивает выделение только одного отраженного импульса, соответствующего сопровождаемой цели, на каждый зондирующий импульс.

Более детальная схема рассматриваемого дискриминатора показана на рис. 7.15, 6 [19]. Временной интервал фиксируется триггером который последовательно переводится из одного состояния в другое зондирующим импульсом и импульсом цели. В течение этого интервала времени триггер вырабатывает сигнал, отпирающий логический элемент И, обозначенный на схеме На другой вход логического элемента И поступают с генератора счетных импульсов ГСИ короткие счетные импульсы, период следования которых на несколько порядков меньше периода зондирования. Далее они попадают на счетчик Число счетных импульсов, успевших пройти через логический элемент И на счетчик за время составляет целую часть отношения т. е. Следовательно, осуществляется преобразование временного интервала в двоичный код с ценой единицы младшего разряда

Перед началом каждого цикла работы в счетчик вводится в дополнительном коде опорное число с которого и начинается счет. В момент окончания счета после прихода импульса цели в счетчике оказывается записанным число являющееся цифровым сигналом рассогласования. Устройство считывания обеспечивает его считывание по команде, вырабатываемой из задержанного импульса цели. Положительное рассогласование выдается на выход дискриминатора в прямом коде, отрицательное — в дополнительном. После этого вырабатывается команда на сброс показаний счетчика и ввод нового числа для следующего цикла работы.

Рис. 7.16

Рис. 7.17

Другая возможная схема цифрового временного дискриминатора показана на рис. 7.16 [9, 13]. В отличие от рассмотренной ранее в ней используется аналоговый опорный сигнал в виде двух следящих импульсов: Интервалы времени, соответствующие взаимному перекрытию импульса цели с первым и вторым следящими импульсами, выделяются логическими элементами и заполняются счетными импульсами с помощью генератора счетных импульсов ГСИ и логических элементов и . В первый из указанных интервалов попадает а во второй счетных импульсов, которые подаются, соответственно на вычитающий и суммирующий входы реверсивного счетчика . В каждом такте работы реверсивный счетчик вычисляет цифровой сигнал рассогласования -после считывания которого показания счетчика обнуляются. Описанный временной дискриминатор можно рассматривать как преобразователь непрерывного сигнала рассогласования в двоичное число с ценой единицы младшего разряда, равной периоду следования счетных импульсов

Цифровые частотные дискриминаторы.

Широкое распространение получили цифровые частотные дискриминаторы, работающие по принципу подсчета числа пересечений входным процессом нулевого уровня в течение определенного мерного интервала времени Возможная схема такого дискриминатора [13, 19] показана на рис. 7.17. Входной сигнал поступает на формирующее устройство где преобразуется в последовательность импульсов, появляющихся в моменты пересечения этим сигналом нулевого уровня, например от отрицательных значений к положительным. Число импульсов, выработанных за время составит где частота входного сигнала. Именно столько импульсов пропускается логическим элементом И, отпираемым триггером на счетчик в каждом цикле работы. Триггер

управляется импульсами начала и конца мерного интервала, которые могут вырабатываться с высокой стабильностью во времени, обеспечиваемой кварцевым генератором. Перед началом счета в счетчике в дополнительном коде устанавливается число соответствующее переходной частоте дискриминатора Поэтому в конце мерного интервала времени в счетчике оказывается записанным число зависящее от частотного рассогласования -Оно считывается устройством считывания после чего счетчик подготавливается к следующему циклу работы. Цена единицы младшего разряда выходного кода описанного дискриминатора составляет и при малых значениях мерного интервала может оказаться недопустимо большой.

Меньшая погрешность измерения частотного рассогласования достижима в цифровом частотном дискриминаторе, построенном как периодомер [19]. Однако он более сложен. Принцип его работы заключается в формировании временного интервала, соответствующего заданному числу периодов входного сигнала, и заполнении этого интервала счетными импульсами.

Используются также цифровые частотные дискриминаторы, построенные по аналоговому прототипу с двумя расстроенными контурами [9] и содержащие два перестраиваемых узкополосных цифровых фильтра (рис. 7.18), резонансные частоты которых несколько разнесены относительно переходной частоты.

Рис. 7.18

Другими элементами схемы являются АЦП, квадратичные преобразователи соответствующие амплитудным детекторам с квадратичной характеристикой в аналоговом частотном дискриминаторе, устройство вычитания и накопитель Изменение переходной частоты происходит под действием управляющего сигнала поступающего по цепи главной обратной связи. При этом резонансные частоты цифровых фильтров перестраиваются так, что их разность сохраняется практически постоянной. Если частота входного сигнала лежит точно посередине между резонансными частотами цифровых фильтров, т. е. совпадает с переходной частотой, то цифровой сигнал рассогласования оказывается равным нулю.

Цифровые фазовые детекторы.

Возможная схема построения цифрового фазового детектора показана на рис. 7.19 [19]. Принцип ее работы заключается в том, что разность фаз между колебаниями входного и опорного сигналов преобразуется во временной интервал, фиксируемый триггером и заполняется счетными импульсами, проходящими от генератора счетных импульсов через логический элемент И на счетчик

Для уменьшения ошибки из-за дискретного отсчета фазы используется. увеличение периода сравниваемых колебаний в раз с помощью делителей частоты. Синусоидальные колебания на их выходах преобразуются формирователями в остроконечные импульсы, следующие с интервалами где частоты входного и опорного сигналов. Эти импульсы управляют работой триггера, заставляя его открывать логический элемент И на время соответствующее фазовому сдвигу на частоте

Рис. 7.19

За указанное время число счетных импульсов, прошедших на счетчик, составит где период следования счетных импульсов.

Чтобы учесть знак разности фаз, фаза опорного колебания сдвигается на , что расширяет интервал времени, в течение которого логический элемент И открыт, на полпериода сравниваемых колебаний. За это время в счетчике даже при установится число Оно компенсируется путем записи в счетчик перед началом каждого цикла работы в дополнительном коде числа . В результате к концу каждого цикла работы в счетчике образуется цифровой сигнал рассогласования по фазе который считывается устройством считывания по специальной команде. Положительные значения рассогласования считываются в прямом коде, отрицательные — в дополнительном. Цена единицы младшего разряда выходного кода составляет

Другие варианты построения цифровых фазовых детекторов описаны, например, в [9, 13].

Цифровые исполнительные устройства.

Осуществляя непосредственное преобразование цифрового управляющего сигнала в опорный сигнал, один из параметров которого является управляемой величиной, цифровые исполнительные устройства совмещают в себе функции ЦАП, экстраполятора и аналогового исполнительного устройства.

В цифровых системах АСД широко используются в качестве полнительных устройств преобразователи кода, снимаемого с цифрового управляющего фильтра, во временной сдвиг следящих импульсов. Принцип работы такого преобразователя [13, 19] поясняется схемой на рис. 7.20, которая позволяет сформировать импульс запуска генератора следящих импульсов задержанный относительно синхронизирующего импульса на время,

пропорциональное цифровому управляющему сигналу Число перед началом каждого цикла работы преобразователя записывается в регистр памяти Синхронизирующий импульс, поступая на триггер переводит его в состояние, при котором открывается логический элемент И. При этом счетные импульсы, следующие с периодом с генератора счетных импульсов ГСИ, попадают на счетчик постепенно увеличивая записанное в нем число. В момент времени, когда содержимое счетчика нарастает до значения записанного в регистр памяти, срабатывает схем? сравнения и выдает импульс задержанный относительно синхронизирующего импульса на время При этом триггер переводится в исходное состояние, обнуляется содержимое счетчика и осуществляется переход к следующему циклу работы.

Рис. 7.20

Поскольку цена единицы младшего разряда описанного преобразователя кода во временной интервал составляет малая ошибка от квантования по уровню достигается в нем лишь при высоком быстродействии счетчика и других элементов схемы. В связи с этим иногда оказывается целесообразным использование других вариантов построения преобразователя [19].

В системах частотной и фазовой автоподстройки в качестве цифровых исполнительных устройств применяются цифровые синтезаторы частоты, формирующие гетеродинные синусоидальные колебания с частотой где центральная частота; управляющее число, поступающее с цифрового управляющего фильтра; шаг дискретизации частоты. Они подробно описаны в [191. Там же описаны цифровые синтезаторы поворота диаграммы направленности фазированной антенной решетки, которая может служить электронным исполнительным устройством в системах АСН.

Шаговые исполнительные электродвигатели.

В качестве электромеханического исполнительного устройства в цифровых системах АСН может применяться шаговый электродвигатель, входной сигнал которого представляет собой последовательность управляющих импульсов. Каждый из них заставляет ротор двигателя поворачиваться на некоторый фиксированный угол а результирующий угол поворота ротора пропорционален числу поданных управляющих импульсов. Поэтому шаговый двигатель является преобразователем единичного (унитарного) кода в угол поворота. Поскольку точное преобразование двоичного кода на выходе цифрового управляющего фильтра в единичный код легко выполняется на типовых элементах дискретной микроэлектроники, шаговый двигатель очень хорошо приспособлен для работы в составе цифровой автоматической системы.

В современных шаговых двигателях [6] шаг составляет от 1 до 22,5°, пусковой момент вращения — от 1,5 до При необходимости шаг может быть уменьшен, а момент вращения увеличен

посредством понижающего редуктора. Частота приемистости, характеризующая наибольшую частоту следования управляющих импульсов, отрабатываемую двигателем без сбоев, достигает 4-6 кГц.

Различают шаговые двигатели с механической и электромагнитной связью между ротором и статором. Примером первого типа двигателей является шаговый искатель с храповым колесом, ранее широко применявшийся в автоматических телефонных станциях. Их недостаток — низкая частота приемистости и малый ресурс работы.

Рис. 7.21

В системах управления наибольшее распространение получили шаговые двигатели с электромагнитной связью ротора и статора. В пазах статора такого двигателя уложено несколько обмоток управления, оси которых имеют взаимное смещение по углу. Ротор представляет собой либо постоянный магнит, либо сердечник с обмоткой возбуждения. Для осуществления вращения ротора в одном направлении статорные обмотки поочередно подключаются к источнику управляющего напряжения, что приводит к повороту магнитного поля в статоре. Изменение направления вращения достигается изменением очередности включения обмоток. Необходимые коммутации токов в обмотках выполняются специальной схемой управления двигателем.

Число статорных. обмоток управления в шаговых двигателях различных типов может составлять 1, 2, 3, 4 или более. Реверсирование возможно при наличии более двух обмоток. Увеличение числа обмоток управления приводит к возрастанию частоты приемистости и двигателя, но заставляет усложнять схему управления. Наиболее распространены трех- и четырехобмоточные шаговые двигатели.

Ротор и статор имеют большое число зубцов (полюсных выступов), выполненных так, что с зубцами ротора одновременно может полностью совпадать лишь часть зубцов статора. Этим достигается уменьшение шага до величины где — число пространственно сдвинутых обмоток управления; число зубцов на роторе.

Упрощенная схема включения обмоток четырехобмолочного шагового двигателя показана на рис. 7.21, а, где управляющие импульсы; импульсы напряжения на обмотках статора; формировать импульсов; распределитель импульсов; усилитель мощности. Формирователь импульсов преобразует входные импульсы произвольной формы в прямоугольные импульсы требуемой длительности. Распределитель импульсов преобразует единичный код в четырехфазную систему прямоугольных импульсов напряжения, которая через усилители мощности подается настаторные обмотки. Соответствующие временные диаграммы представлены на рис. 7.21, б. При необходимости изменения направления вращения на распределитель импульсов подается сигнал реверсирования изменяющий последовательность подачи импульсов в статорные обмотки.

Усилители мощности для шаговых двигателей малой мощности, (десятки ватт) строят на транзисторах, а для силовых двигателей — на тиристорах.

Цифровые управляющие фильтры.

Алгоритм работы линейного цифрового фильтра описывается рекуррентной формулой

где числа на входе и выходе фильтра.

В случае, когда все коэффициенты нулевые, фильтр называют нерекурсивным, в общем случае — рекурсивным. Формула (7.87) взаимно однозначно связана с дискретной передаточной функцией фильтра Нерекурсивному фильтру соответствует дискретная передаточная функция, знаменатель которой тождественно равен единице.

Алгоритм (7.87) можно реализовать либо схемными, либо программными средствами. При схемной реализации строят узкоспециализированный вычислитель, содержащий соединенные в единой неперестраиваемой схеме элементы памяти, перемножители и сумматоры в количестве, зависящем от числа соотвётствующих операций в алгоритме (7.87). Программную реализацию производят на базе управляющей ЦВМ или микропроцессора, выполняющих вычисления по заданной программе. В обоих случаях при разработке цифрового фильтра должны быть оценены требования к быстродействию, количеству ячеек памяти и ширине разрядной сетки вычислителя или ЦВМ. Они зависят не только от вида алгоритма (7.87) и свойств замкнутой системы в целом, но также от выбранной формы построения вычислительного алгоритма. Используются в основном четыре таких формы [2, 19, 13].

Прямая форма (рис. 7.22) требует элементов задержки.

Каноническая форма (рис. 7.23) позволяет уменьшить требуемое число элементов задержки до значения, равного максимальному из чисел

Рис. 7.22

Это объясняется отсутствием разделения на элементы задержки для входных и выходных величин — на одном и том же элементе производится задержка и тех и других.

Последовательная (каскадная) форма (рис. 7.24) предполагает представление дискретной передаточной функции в виде произведения более простых дискретных передаточных функций обычно первого или второго порядка.

Рис. 7.23.

Параллельная форма (рис. 7.25) является следствием представления функции в виде суммы более простых дискретных передаточных функций. Каждое из получающихся элементарных цифровых звеньев реализуется с использованием либо прямой, либо канонической формы.

Рис. 7.24

Рис. 7.25

Требуемое быстродействие вычислителя легко оценить исходя из необходимости выполнения всех арифметических операций, связанных с получением очередного выходного числа в пределах одного периода дискретности (или определенной части периода

дискретности в случае управляющей ЦВМ, работающей в режиме разделения времени). Оно слабо зависит от формы построения вычислительного алгоритма и в основном определяется числом умножений при реализации алгоритма (7.87), равным

Выбор ширины разрядной сетки вычислителя является весьма сложной и ответственной задачей. Конечная ширина разрядной сетки проявляется в двух аспектах. Во-первых, коэффициенты разностного уравнения (7.87) представляются двоичными числами с конечным числом разрядов и, следовательно, округляются. Это приводит к изменению динамических свойств фильтра и даже может нарушить устойчивость системы. Во-вторых, результат каждого умножения операнда на коэффициент усекается или округляется, что аналогично эффекту квантования по уровню в АЦП или ЦАП и может быть учтено введением аддитивных шумов квантования.

В показано, что наиболее критичны к ограниченности разрядной сетки цифровые фильтры, реализованные в прямой или канонической форме, особенно при высоком порядке дискретной передаточной функции Предпочтительнее в этом смысле последовательная и параллельная формы.

Самым достоверным методом исследования эффектов квантования и округления в вычислителе является моделирование на универсальной ЦВМ.

Рис. 7.26

Если порядок цифрового фильтра невелик, то при ориентировочном расчете ширину разрядной сетки вычислителя можно взять на несколько двоичных разрядов большей, чем число разрядов в АЦП или ЦАП.

Цифровая система АСН.

В качестве примера замкнутой цифровой системы радиоавтоматики рассмотрим систему АСН, функциональная схема азимутального канала которой приведена на рис. 7.26. Угловое рассогласование между направлением на цель и равносигнальным направлением антенны измеряется аналоговым угловым дискриминатором выходной сигнал которого через АЦП поступает на цифровой фильтр Вырабатываемый им управляющий сигнал подается на шаговый электродвигатель который через редуктор с передаточным числом поворачивает антенну в требуемом направлении. Работу шагового двигателя обеспечивают преобразователь двоичного выходного числа управляющего фильтра в единичный код, т. е. в последовательность из управляющих импульсов, следующих с некоторым периодом Ту, и схема управления усиливающая управляющие импульсы по мощности и распределяющая их по обмоткам шагового двигателя.

Период следования управляющих импульсов Ту определяет максимальное возможное значение средней угловой скорости поворота антенны Действительно, если управляющие импульсы

поступают на шаговый двигатель непрерывно, причем каждый импульс заставляет его ротор повернуться на величину шага то антенна будет поворачиваться со средней угловой скоростью Отсюда

Удовлетворяющее неравенству (7.88) значение Ту обычно оказывается существенно меньшим периода дискретности с которым работают АЦП и цифровой фильтр. Это позволяет при рассмотрении динамических свойств системы считать шаговый двигатель дискретным интегрующим звеном (накопителем) с передаточной функцией работающим с периодом а на структурной схеме системы из фактически имеющихся двух импульсных элементов с периодами и учитывать лишь первый.

Рис. 7.27

Структурная схема рассматриваемой цифровой системы АСН изображена на рис. 7.27, где азимут радиолокационной цели (задающее воздействие); — угол поворота равносигнального направления антенны в азимутальной плоскости (управляемая величина); — угловое рассогласование (ошибка); возмущающее воздействие, приведенное к входу углового дискриминатора; коэффициенты передачи углового дискриминатора и редуктора; шум квантования по уровню в цена единицы младшего разряда дискретные передаточные функции цифрового фильтра и шагового двигателя функции времени решетчатые функции дискретного времени

Выбор параметров системы производят на основе методики, изложенной в § 7.3, в такой последовательности. С учетом характеристик задающего и возмущающего воздействий, требований по точности, быстродействию и запасу устойчивости находят желаемую дискретную передаточную функцию разомкнутого контура системы и требуемую величину периода дискретности Принимая во внимание неравенство (7.88), выбирают период следования управляющих импульсов в схеме управления шаговым двигателем , оценивают возможность выполнения условия Исходя из допустимой ошибки от квантования по уровню в АЦП, выбирают цену единицы его младшего разряда затем по формуле (7.83) определяют требуемое число разрядов в АЦП. Наконец, по известным желаемой дискретной передаточной функции разомкнутого контура системы и дискретной передаточной функции неизменяемой части системы с использованием формулы (7.70) определяют дискретную передаточную функцию цифрового фильтра. С учетом выбранного ранее периода дискретности можно оценить

требуемое быстродействие цифрового вычислителя, на котором управляющий фильтр реализуется.

Примеры других цифровых систем радиоавтоматики рассмотрены в [9, 13, 19].

Использование микропроцессоров и микроЭВМ.

Новые возможности для совершенствования систем радиоавтоматики, усложнения и оптимизации алгоритмов их функционирования появились в 70-х годах в связи с разработкой и началом массового производства микропроцессоров.

Характеристики радиотехнических систем, как и характеристики вычислительной техники, систем управления, в очень сильной мере зависят от конструктивного и технологического совершенства используемой при их построении элементной базы. Пройдя за несколько десятков лет путь от электронных ламп, транзисторов к интегральным схемам и, наконец, к большим и сверхбольшим интегральным схемам (БИС и СБИС), разработчики аппаратуры столкнулись с новыми проблемами. Высокие затраты на проектирование и технологическую подготовку производства БИС окупаются лишь при большом объеме их выпуска и ограниченной номенклатуре. Однако при использовании узкоспециализированных БИС с неизменяемой структурой на практике требуется все большее число их типов с малым объемом выпуска. Поэтому развитие микроэлектроники преимущественно в направлении увеличения номенклатуры узкоспециализированных БИС при относительно малой их серийности оказалось нецелесообразным. Выход был найден в разработке микропроцессорной техники, включающей микропроцессорные наборы БИС и микроЭВМ.

Воспользуемся следующими определениями [1, 15]. Микропроцессор — это БИС, реализующая логические и арифметические операции, функции которой задаются программным путем. Вследствие этого микропроцессоры являются универсальными БИС, способными выполнять функции многих типов узкоспециализированных БИС. Благодаря универсальности микропроцессоры могут выпускаться большими партиями, что обеспечивает быстрое снижение их стоимости, доступность и гибкость в применении.

Микропроцессорный набор представляет собой совокупность специально разработанных совместимых БИС, в которую кроме микропроцессора входит БИС оперативного, постоянного и перепрограммируемого запоминающих устройств (ОЗУ, ПЗУ и ППЗУ), интерфейсные БИС для связи микропроцессора с внешними устройствами и памятью, а также другие схемы, обеспечивающие работу микропроцессора. Часто микропроцессор, рассматриваемый в составе микропроцессорного набора, называют центральным процессорным элементом Наиболее распространены микропроцессорные наборы с однокристальными микропроцессорами, ширина разрядной сетки которых фиксирована и составляет 8 или 16 бит. Это отечественные наборы серий К580, К581, К586 и некоторые другие [10]. В них применяется аппаратное управление, т. е. программа вычислений может быть составлена с использованием лишь ограниченного числа базовых команд (порядка 102), список которых для каждого типа микропроцессора постоянен.

Таблица 7.3 (см. скан)

Особую группу образуют секционные микропрограммируемые наборы БИС, включающие в себя БИС арифметико-логического устройства, микропрограммного управления, микропрограммной памяти и др. На основе такого набора можно построить арифметико-логическое устройство любой требуемой разрядности, используя несколько секций БИС. При этом применяется микропрограммное управление, т. е. потребитель должен сам разработать систему команд, хорошо отвечающую специфике конкретной задачи, и записать ее в ПЗУ микропрограммной памяти в виде элементарных управляющих сигналов (микрокоманд). Примером могут служить отечественные наборы серий К582, К584, К585, К588, К589 и др. Базовая разрядность каждой их секции составляет от 2 до 16 бит.

Характеристики некоторых микропроцессорных наборов и их центральных процессорных элементов приведены в табл. 7.3.

Микропроцессорными модулями называют функционально законченные и конструктивно оформленные, как правило, на одной плате изделия, состоящие из микропроцессора и других вспомогательных БИС. Они предназначены для встраивания в какие-либо изделия и не имеютсобственных источника питания, корпуса, пульта управления, внешних устройств.

МикроЭВМ представляет собой конструктивно завершенные вычислительные устройства, реализованные на базе микропроцессорного набора, состоящие из одного или нескольких модулей и выполненные в виде автономного прибора, как правило, со своим источником питания. В последние годы разработаны однокристальные микроЭВМ в виде одной СБИС, где размещаются микропроцессор, ОЗУ, ПЗУ и интерфейсные схемы, а иногда даже АЦП и ЦАП. Характеристики некоторых серийно выпускаемых микроЭВМ приведены в табл. 7.4.

Микропроцессорная техника, особенно с учетом тенденции ее быстрого совершенствования, способна существенно повысить качество обработки информации в радиолокационных, навигационных и

Таблица 7.4 (см. скан)

управляющих системах, обеспечить их большую надежность и гибкость, ускорить разработку и упростить обслуживание. Это связано прежде всего с возможностью отказаться от чрезмерной централизации вычислений в единственной мощной управляющей ЦВМ и принять концепцию распределенной вычислительной системы, содержащей ряд локальных цифровых вычислителей в конкретных электронных подсистемах. Такие вычислители (микроЭВМ или микропроцессорные модули) должны выполнять относительно простые функции нижнего иерархического уровня обработки информации. Для решения задач более высокого уровня, а также с целью резервирования они могут быть связаны каналами передачи данных между собой и с более мощной управляющей ЦВМ.

Основным фактором, сдерживающим сейчас широкое применение микропроцессоров в системах радиоавтоматики, является их сравнительно невысокое быстродействие. Микропроцессорные модули существенно проигрывают по быстродействию цифровым устройствам, построенным на серийных логических схемах малой и средней степени интеграции. В связи с этим пока они используются лишь в отдельных элементах радиоавтоматики: в дискриминаторах, устройствах обнаружения и захвата при построении блоков фильтрации и накопления, в устройствах пересчета координат и масштабного

преобразования, в АЦП, в устройствах управления фазированными антенными решетками и др. Наиболее целесообразно применение микропроцессоров при построении цифровых управляющих фильтров, где они способны упростить реализацию принципов самонастройки и комплексирования (см. гл. 8).

Пример 7.9. Оценим характеристики микропроцессорного модуля, в котором микропроцессорный набор К580 используется для реализации цифрового управляющего фильтра с дискретной передаточной функцией

и разностным уравнением

К характериси кам микропроцессора приведенным в табл. 7.3, добавим следующие. Тип управления — аппаратный с жесткой логикой. Объем адресуемой памяти — 64 кбайт. Тактовая частота - 2 мГц. Максимальное число подключаемых внешних устройств (ВУ) ввода и вывода — 256. Напряжения питания: Микропроцессор содержит 5000 транзисторов на одном кристалле размером 4,2X4, помещенном в металлокерамический корпус с 48 выводами (модификация пластмассовый корпус с 40 выводами). Взаимозаменяем с микропроцессором Intel 8080А (США).

Как и во многих других микропроцессорах, для упрощения программирования в микропроцессоре К580ИК80 предусмотрена возможность организации стека, т. е. специальной области памяти, в которую информация заносится последовательно и извлекается только в порядке, обратном порядку занесения. При адресации к стеку достаточно указать адрес первой занятой в нем ячейки.

Рис. 7.28

Укрупненная структурная схема возможной программы решения разностного уравнения приведена на рис. 7.28. Она составлена при следующем распределении регистров общего назначения: рабочие регистры: регистры сверхоперативной памяти, в которых хранятся соответственно операнды В ячейках памяти с номерами хранятся соответственно коэффициенты — Для реализации программы в каждом периоде дискретности требуется выполнение трех операций умножения, а также ряда операций сложения и обращения к памяти.

Операция умножения не входит в список из 78 относительно простых базовых команд (типа пересылки из регистра в регистр, сложения и т. п.), реализованных в микропроцессоре на аппаратном уровне. Поэтому она должна быть представлена в виде последовательности базовых команд самим разработчиком схемы. Для облегчения такой работы служит специальный язык программирования — АССЕМБЛЕР.

Каждая операция умножения -разрядных двоичных чисел с фиксированной запятой, соответствующих двойной ширине разрядной сетки микропроцессора, предполагает выполнение порядка 102 базовых команд (с плавающей запятой — порядка 104). В свою очередь каждая базовая команда в зависимости от сложности

выполняется за время от 3 до 18 тактов. Поскольку тактовая частота длительность такта равна Следовательно, операция умножения будет выполняться за время около а вычисление займет около

Кроме микропроцессора К580ИК80 микропроцессорный модуль должен включать еще около 10 вспомогательных БИС, которые могут быть размещены на плате с площадью