Главная > Полупроводниковая схемотехника
НАПИШУ ВСЁ ЧТО ЗАДАЛИ
СЕКРЕТНЫЙ БОТ В ТЕЛЕГЕ
<< Предыдущий параграф Следующий параграф >>
Пред.
След.
Макеты страниц

Распознанный текст, спецсимволы и формулы могут содержать ошибки, поэтому с корректным вариантом рекомендуем ознакомиться на отсканированных изображениях учебника выше

Также, советуем воспользоваться поиском по сайту, мы уверены, что вы сможете найти больше информации по нужной Вам тематике

ДЛЯ СТУДЕНТОВ И ШКОЛЬНИКОВ ЕСТЬ
ZADANIA.TO

16.3.4. СТАБИЛИЗАТОР С МАЛЫМ НАПРЯЖЕНИЕМ ПОТЕРЬ

Требуемое для нормальной работы интегрального стабилизатора минимальное падение напряжения на нем составляет Для некоторых специальных случаев применения эта величина слишком велика. При использовании стандартного схемного решения стабилизатора она принципиально не может быть снижена. Как следует из схемы на рис. 16.10, источник тока должен обеспечивать ток коллектора транзистора дифференциального каскада и базовый ток составного транзистора выходного каскада Для нормальной работы схемы источника тока необходимо падение напряжения Остальная часть общего падения напряжения приходится на эмиттерные переходы транзисторов выходного каскада; эта величина также составляет около 1,5 В.

Существенного снижения падения напряжения на стабилизаторе можно достичь путем применения в выходном каскаде p-n-p-транзисторов. В этом случае коллекторный ток транзистора дифференциального каскада может непосредственно использоваться в качестве базового тока транзистора выходного каскада; при этом отпадает необходимость в источнике тока Схема такого стабилизатора приведена на рис. 16.15. Очевидно, что составной транзистор выходного каскада включен здесь по схеме с общим эмиттером. Вследствие возникающего в такой схеме дополнительного инвертирования фазы сигнала для управления выходным каскадом используется не транзистор как в предыдущей схеме, а транзистор Минимальное падение напряжения на стабилизаторе равно напряжению насыщения коллектор эмиттер транзистора и не превышает 1 В.

Более высокое по сравнению с эмиттерным повторителем выходное сопротивление оконечного каскада компенсируется в этой схеме тем, что выходной каскад имеет высокий коэффициент усиления по напряжению; последнее заметно повышает коэффициент петлевого усиления схемы стабилизатора.

Здесь могут использоваться те же методы ограничения тока стабилизатора, что

Рис. 16.15. Стабилизатор напряжения с малым напряжением потерь. Цлюри

и в классической схеме на рис. 16.10. Для измерения тока служит резистор включенный в эмиттерную цепь выходного транзистора Ту. Подбором делителя напряжения на резисторах и также можно получить в этой схеме падающую выходную характеристику стабилизатора.

Для стабилизации отрицательных напряжений все транзисторы этой схемы должны быть заменены на транзисторы с противоположным типом проводимости. В этом случае выходной каскад выполняется на составном n-p-n-транзисторе. Такая схема может быть выполнена на базе интегральной технологии. На этой основе строятся схемы стабилизаторов отрицательных напряжений.

1
Оглавление
email@scask.ru