19.5.3. СУММАТОРЫ С ПАРАЛЛЕЛЬНЫМ ПЕРЕНОСОМ

Время выполнения операции в сумматоре на рис. 19.28 намного больше времени сложения в одноразрядном сумматоре. Действительно, сигнал переноса только тогда сможет принять истинное значение, когда перед этим будет установлено правильное значение переноса Такой порядок выполнения операций называется последовательным переносом (Ripple Carry). Чтобы уменьшить время операции сложения многоразрядных чисел, можно использовать схемы параллельного переноса (Carry look-ahead). При этом все сигналы переноса вычисляются непосредственно по значениям входных переменных. Согласно таблице переключений 19.8, в общем случае для сигнала переноса любого разряда справедливо следующее соотношение:

Рис. 19.28. Четырехразрядный сумматор с последовательным переносом.

Введенные для сокращения записи величины вычисляются в качестве промежуточных результатов и в полном сумматоре на рис. 19.27. Следовательно, их получение не требует дополнительных затрат. Смысл этих величин объясняется совсем просто. Сигнал вырабатывается тогда, когда в данном разряде перенос происходит из-за комбинации входных переменных Поэтому его называют функцией генерации переноса. Сигнал показывает, передается ли полученный в младшем разряде сигнал переноса дальше. Поэтому он называется функцией распространения переноса.

Пользуясь выражением (19.1), можно вывести следующие формулы для вычисления сигналов переноса:

Очевидно, что, хотя полученные выражения достаточно сложны, время формирования сигнала переноса в любой разряд с помощью вспомогательных функций определяется только временем задержки распространения сигнала на двух элементах.

На рис. 19.29 приведена блок-схема четырехразрядного сумматора со схемой ускоренного (параллельного) переноса. В схеме ускоренного переноса реализованы выражения (19.2). Полная схема сумматора выпускается в интегральном исполнении.

Типы ИС: SN 74181 (ТТЛ); МС 10181 (ЭСЛ); МС 14581 (КМОП).

Сложение чисел, содержащих более четырех разрядов, можно реализовать путем последовательного подключения нескольких четырехразрядных сумматоров. При этом перенос подключался бы к входу переноса следующего, более старшего сумматора. Однако такое построение схемы не логично: тогда как перенос внутри каждой группы осуществляется параллельно, перенос от одной группы к другой производится последовательно.

Для достижения возможно малого времени выполнения операции необходимо и перенос от группы к группе осуществлять параллельно. С этой целью рассмотрим еще раз выражение (19.2) для

Для сокращения записи введем функцию генерации переноса для группы и функцию распространения переноса для группы после чего получим

Это соотношение формально совпадает с выражением (19.1). Следовательно, в каждой отдельной -разрядной секции сумматора необходимо вырабатывать лишь соответствующие вспомогательные переменные и по тому же алгоритму, который использовался ранее для переноса от разряда к разряду, согласно

Рис. 19.29. Четырехразрядный сумматор с параллельным переносом.

Рис. 19.30.16-разрядный сумматор с параллельно-параллельным переносом.

выражениям (19.2), обеспечить параллельный перенос от группы к группе. Этот принцип использован в представленной на рис. 19.30 блок-схеме 16-разрядного сумматора с параллельно-параллельным переносом. Схема ускоренного переноса здесь та же, что и в 4-разрядном сумматоре на рис. 19.29. Она изготавливается в виде отдельных интегральных микросхем типа и При использовании схем ТТЛ время выполнения операции сложения -разрядных чисел составляет 36 нс, а для схем ТТЛ с диодами Шоттки - 19 нс.