9.5. ИНТЕГРАЛЬНЫЕ ТРИГГЕРЫ

Помимо логических элементов, реализующих основные логические функции, большое значение в качестве базовых элементов цифровой техники имеют различные триггерные схемы, работа которых будет описана также с помощью основных логических функций. Это дает возможность понять принцип их действия независимо от используемой в каждом случае схемной реализации.

9.5.1. ОСНОВНАЯ СХЕМА

Триггер можно получить, охватив, как показано на рис. 9.24, два логических элемента ИЛИ-НЕ обратными связями.

Рис. 9.24. RS-триггер на элементах ИЛИ-НЕ.

Он имеет два выходных сигнала: инверсные друг другу, и два входных: (сброс Reset).

Если входные сигналы взаимоинверсны, причем то

Следовательно, оба выходных сигнала действительно находятся в инверсных друг другу состояниях.

Таблица 9.13 (см. скан) Таблица переключений

При можно получить обратные значения выходных сигналов триггера. Если состояние выходных сигналов сохраняется. Поэтому RS-триггер можно использовать для запоминания информации.

Рис. 9.25. RS-триггер на элементах И-НЕ.

При оба выходных сигнала равны нулю; однако в этом случае состояние выходных сигналов триггера не будет определено, если в какой-либо момент оба входных сигнала одновременно станут равными нулю Поэтому комбинация входных сигналов как правило, является запрещенной. Все возможные состояния триггера отображены в таблице переключений 9.13. Мы уже ознакомились с этой таблицей, изучая транзисторную схему на рис. 8.8.

В разд. 9.2 было отмечено, что логическое тождество не изменяется, если все переменные инвертировать, а операции поменять местами. Используя это

Таблица 9.14 (см. скан) Таблица переключений RS-триггера на элементах И-НЕ

правило, можно получить -триггер, построенный на элементах И-НЕ (рис. 9.25), с таблицей переключений 9.13. Следует, однако, обратить внимание на то, что в качестве входных сигналов используются переменные Так как мы часто будем рассматривать -триггер на элементах для входных переменных представлена еще одна таблица переключений 9.14.

Статический синхронный RS-триггер

Часто необходйм такой триггер, который реагировал бы на входные сигналы только в определенные моменты времени. Эти моменты задаются с помощью дополнительного входного сигнала синхронизации С. На рис. 9.26 показан такой статический синхронный -триггер. При сигналы В этом случае триггер запоминает предыдущее состояние. При

и эта схема ведет себя как обычный -триггер.

Рис. 9.26. Статический синхронный RS-триггер.

Статический синхронный D-триггер

Рассмотрим далее, как с помощью триггера, изображенного на рис. 9.26, можно запомнить значение логической переменной

Рис. 9.27. Статический синхронный D-триггер.

Рис. 9.28. Упрощенная схема ячейки запоминающего устройства.

Ранее было показано, что если входные сигналы инверсны друг другу и Следовательно, для того чтобы запомнить значение переменной нужно лишь положить Для этого на рис. 9.27 используется инвертор В выполненной таким образом ячейке памяти во время такта устанавливается Если то запоминается полученное состояние триггера. Характерная особенность запоминающей ячейки состоит в том, что она имеет только один информационный вход Эти схемы называются обычно D-триггерами.

Легко заметить, что элемент на рис. 9.27 при работает как инвертор для переменной Поэтому можно исключить инвертор и получить при этом упрощенную схему запоминающей ячейки, представленную на рис. 9.28.