§ 10.12. ЦИФРОВЫЕ УСТРОЙСТВА

Помимо аналого-цифровых и цифро-аналоговых преобразователей, цифровых фильтров в цифровых системах используются и цифровые фазовые детекторы, частотные и временные дискриминаторы, синтезаторы частот и др. Эти устройства строятся на логических элементах И, ИЛИ, НЕ, триггерах, счетчиках, регистрах памяти, цифровых фильтрах и др. Рассмотрим некоторые из этих устройств, наиболее широко применяемых в системах РА.

Цифровые фазовые дефекторы (ЦФД) в системах РА предназначены для преобразования фазы и в код. Один из возможных вариантов построения показан на рис. 10.29, а [19]. Детектор состоит из трех логических

элементов Из, обозначенных символом логического элемента и реверсивного счетчика (PC).

Рис. 10.29. Цифровой фазовый детектор: а — структурная схема; эпюры

Входной гармонический сигнал с помощью преобразователя преобразуется в двухуровневую меандровую последовательность А со значениями опорное колебание принимает значения 0 и 1 (рис. 10.29,б). Перемножение входного и опорного напряжений, которое осуществляется в аналоговом фазовом детекторе, в ЦФД заменяется перемножением на логических элементах И. С этой целью последовательность А подается на логический элемент а инвертированная последовательность А — на логический элемент На вторые входы этих логических элементов поступает последовательность импульсов, сформированная схемой Из, на вход которой подается опорная последовательность и импульсы с генератора счетных импульсов Число счетных импульсов «1» и «2» на выходе логических элементов И, и определяется временем совпадения опорного сигнала с одним из уровней меандровой последовательности А.

Выходной сигнал образуется в счетно-импульсном коде на выходе реверсивного счетчика, он равен разности числа счетных импульсов на выходах элементов Таким образом осуществляется преобразование разности фаз входного и опорного сигналов в зависимость форма которой зависит от отношения частот счетных импульсов и опорного сигнала. С ростом этого отношения увеличивается число уровней квантования характеристики (рис. 10.30, а).

При равенстве частот дискриминационная характеристика ЦФД оказывается релейной (рис. 10.30,б) и схема ЦФД упрощается за счет исключения одного элемента И и генератора счетных импульсов. Другие варианты ЦФД описаны в [13, .17].

Рис. 10.30. Дискриминационная характеристика цифрового фазового детектора: а — треугольного типа; 6 — релейного

Рис. 10.31. Структурная схема цифрового частотного дискриминатора

На рис. 10.31 приведена схема цифрового частотного дискриминатора, принцип работы которого основан на подсчете числа пересечений входным сигналом нулевого уровня за определенный интервал времени Входной сигнал подается на формирующее устройство в котором преобразуется в последовательность импульсов, возникающих при переходе нулевого уровня, например, при переходе от отрицательных значений к положительным. Импульсы с формирующего устройства (ФУ) поступают на логический элемент И, который открывается триггером (Т) на время Управление триггером осуществляется двумя импульсами, один из которых соответствует началу а второй концу интервала измерения Импульсы ник вырабатываются

высокостабильным кварцевым генератором. Импульсы с элемента И суммируются счетчиком в котором перед началом счета устанавливается в дополнительном коде число где частота, соответствующая переходной частоте Число импульсов, поступающих от элемента И на счетчик где частота сигнала. Таким образом, в конце интервала измерения в счетчике оказывается записанным число где частотное рассогласование. Число считывается устройством считывания после чего в счетчике снова устанавливается в дополнительном коде число он оказывается подготовленным к следующему циклу работы.

Цена младшего разряда кода сигнала на выходе Действительно, изменение числа на одну единицу соответствует изменению частоты на т. е. поэтому При малых значениях интервала измерения значение может оказаться недопустимо большим. Меньшая погрешность частотного рассогласования получается в более сложных работающих по принципу периодометра [17], согласно которому в дискриминаторе формируется временной интервал, соответствующий периодам входного сигнала. Этот временной интервал измеряется с помощью счетных импульсов, следуемых с частотой При этом цена младшего разряда т. е. раз меньше по сравнению с ранее рассмотренным дискриминатором.

В системах автоподстройки частоты используются частотные дискриминаторы, построенные по аналоговому принципу с двумя расстроенными контурами. Структурная схема такого дискриминатора приведена на рис. 10.32. Входной сигнал, преобразованный в код, поступает на два перестраиваемых цифровых фильтра резонансные частоты которых разнесены. Резонансная частота одного из цифровых фильтров ниже переходной частоты, второго — выше. Передаточные функции фильтров выбираются так, чтобы обеспечивался крутой спад дискриминационной характеристики за рабочим участком. Квадраторы соответствуют амплитудным детекторам в аналоговом частотном дискриминаторе. В накопителе осуществляется усреднение чисел, поступающих с устройства вычитания, на интервале времени с последующим его сбросом. Под действием управляющего сигнала

происходит измерение переходной частоты, при этом резонансные частоты цифровых фильтров перестраиваются таким образом, что их разность оставалась постоянной. Если частота входного сигнала равна половине этой разности, т. е. совпадает с переходной частотой, то цифровой сигнал на выходе накопителя равен нулю.

Рис. 10.32. Структурная схема частотного дискриминатора с расстроенными контурами

Рис. 10.33. Временной дискриминатор: а — структурная схема; б - дискриминационная характеристика

Цифровые временные дискриминаторы предназначены для измерения временнбго рассогласования и преобразования его в двоичное число. На рис. 10.33, а изображена структурная схема временнбго дискриминатора [17], который используется в системах слежения по дальности РЛС сопровождения. В этом дискриминаторе зондирующий импульс (ЗИ), синхронизированный с излучением зондирующего импульса передатчика, поступает на триггер (Т) и переводит его в состояние, при котором логический элемент И начинает пропускать импульсы с генератора счетных импульсов (ГСИ) на счетчик дискриминатора. Сформированный по отраженному от цели сигналу управляющий импульс (УИ) прекращает поступление счетных импульсов в счетчик. Число импульсов,

прошедших через элемент И в счетчик, где временной интервал, заполненный счетными импульсами, следуемыми с частотой Таким образом осуществляется преобразование временнбго интервала между зондирующим и управляющим импульсами в двоичный код с ценой младшего разряда

Перед началом измерения в счетчик в дополнительном коде записывается число где опорное значение временного интервала. После прихода управляющего импульса в счетчике остается число которое является выходным цифровым сигналом временнбго дискриминатора. Устройство считывания по задержанному на некоторое время управляющему импульсу обеспечивает считывание из счетчика числа при этом положительные числа выдаются в прямом коде, а отрицательные — в дополнительном. После считывания происходит сброс показаний счетчика и ввод числа для следующего цикла измерения.

Рассмотренный вариант дискриминатора имеет пропорциональную характеристику (рис. 10.33, б), шаг квантования измеряемого интервала времени равен периоду следования счетных импульсов

На рис. 10.34, а приведена схема временнбго дискриминатора, принцип работы которого аналогичен аналоговому дискриминатору, описанному в

Рис. 10.34. Временной дискриминатор: а — структурная схема; б — эпюры

§ 1.6. Как видно из рисунка, этот дискриминатор состоит из логических элементов И, генератора счетных импульсов и реверсивного счетчика (PC). На рис. показаны графики, поясняющие работу этого дискриминатора. Входной сигнал подается на логические элементы И] и на которые также поступают следящие импульсы На выходе этих элементов формируются два импульса длительностями которые открывают элементы для прохождения счетных импульсов. Число прошедших импульсов зависит от длительности импульсов и равно соответственно . В реверсивном счетчике фиксируется разность этих чисел импульсов Число считывается, после чего в счетчике устанавливается нуль и начинается следующий цикл измерения.

Если счетные импульсы синхронизированы со следящими импульсами, то дискриминационная характеристика имеет вид, изображенный на рис. 10.35.

Рис. 10.35. Дискриминационная характеристика временного дискриминатора

Рис. 10.36. Структурная схема разомкнутого синтезатора частот

Шаг квантования преобразуемой величины определяется периодом повторения счетных импульсов

Цифровые синтезаторы частот предназначены для формирования колебаний с частотами где центральная частота; дискретность отсчета частоты; управляющее число. На рис. 10.36 показана схема разомкнутого синтезатора [17], построенного на счетчике-делителе. Преобразователь сигнала из синусоидальных колебаний с частотой формирует последовательность импульсов той же частоты с нулевой фазой относительно входных колебаний.

В счетчике-делителе (СД), который является обычным двоичным счетчиком, в дополнительном коде записывается управляющее число его ввод осуществляется устройством ввода При поступлении на вход у входных импульсов происходит его переполнение в результате чего в счетчик записывается нуль, а на его выходе появляется импульс переполнения, под действием которого в счетчик снова записывается число Таким образом, частота следования импульсов переполнения на выходе счетчика оказывается в раз меньше эталонной частоты. Импульсы переполнения с СД подаются в гармонические колебания. Для получения линейной зависимости частоты синтезатора от управляющего числа в его состав включено устройство пересчета (УП), которое число преобразует в по формуле . В общем случае число является дробным и округляется при вводе в счетчик, в результате чего возникают искажения линейной зависимости частоты синтезатора от управляющего числа. Наличие схем пересчета и возникновение ошибки из-за округления управляющего числа являются основными недостатками рассмотренного синтезатора частот.

В цифровых системах ФАПЧ при небольшом диапазоне изменения частоты входного сигнала применяются цифровые управляемые фазовращатели (рис. 10.37, а), состоящие из устройства добавления и исключения (УДИ) и счетчика-делителя [19]. Логический элемент И открывается высоким напряжением с триггера (Т),

Рис. 10.37. Цифровой фазовращатель: а — структурная схема; эпюры

в результате чего импульсы эталонной последовательности проходят на выход элемента И (рис. 10.37,6). Если в какой-то момент времени появляется управляющий импульс (добавление) то с помощью логического элемента ИЛИ он добавляется к импульсу эталонной последовательности. Для надежности работы добавление осуществляется между импульсами эталонной последовательности.

Управляющий импульс (исключение) возникающий в момент времени переводит триггер в нулевое состояние, поэтому элемент И закрывается и последующий импульс не проходит на выход УДИ. Через время на втором входе триггера появляется импульс, который переводит его в исходное состояние, в результате чего последовательность эталонных импульсов поступает снова на выход УДИ. Для нормальной работы необходимо, чтобы выполнялось условие где длительность импульса эталонной последовательности.

Добавление или исключение одного импульса соответствует сдвигу фазы эталонной последовательности на ±360°. Такой дискрет фазы является слишком большим, поэтому в состав фазовращателя включается счетчик-делитель, на выходе которого фаза сигнала относительно эталонной последовательности будет где коэффициент деления. Сдвиги фаз, вносимые управляющими импульсами, накапливаются на выходе СД, т. е. осуществляется интегрирование управляющих импульсов.