8.3. Булева алгебра. Примеры простых логических цепей

При разработке цифровых устройств универсальным языком для их описания служит двоичная арифметика, использующая булеву алгебру. Таким образом, любой алгоритм можно представить системой булевых уравнений. Справочные данные для логических интегральных схем всегда содержат логические соотношения, связывающие вход микросхемы с ее выходом. Системы обозначений не во всех справочниках одинаковые, поэтому здесь произвольно выбрана одна из самых распространенных.

Любая двоичная функция может быть выражена через элементарные функции И, ИЛИ и НЕ. Пусть х и у — две двоичные переменные, а и — двоичная функция от х и у. Тогда если , только когда , то и определяется как функция И от х и у и записывается в виде

Полную картину функциональной зависимости между х, у и u дает также следующая таблица истинности:

Таблица истинности показывает, чему равно и для каждой из возможных комбинаций х и у. Формула (8.1) и таблица (Т.И.1) полностью эквивалентны. Очень часто алгебраические выражения типа (8.1) получают из таблицы истинности, а затем упрощают их, используя правила алгебры логики.

Если когда либо либо то и называется функцией ИЛИ от x и у и записывается следующим образом:

Можно образовать и более сложные функции. Пусть, например, — двоичные переменные и

Из этой формулы следует, что если или , то . Попробуйте в качестве упражнения составить таблицы истинности, соответствующие соотношениям (8.2) и (8.3).

Введение отрицаний придает действиям с булевыми функциями большую гибкость. Отрицание х, обозначаемое как х, равно единице, если х = 0, и наоборот. Уравнения

описывают функции, называемые И-НЕ и ИЛИ—НЕ. Операция неравнозначности (называемая иначе сложением по модулю 2) определяется как

Пять булевых функций ИЛИ, ИЛИ—НЕ, И, И-НЕ и неравнозначность составляют основу более сложных логических выражений.

Фиг. 8.5. Примеры булевых функций

Фиг. 8.6. Функция неравнозначности, выраженная через функции И и ИЛИ.

На фиг. 8.5 представлены условные обозначения, которые будут использоваться в дальнейшем при составлении логических блок-схем, соответствующих или булевым уравнениям, или таблицам истинности (маленькие кружки здесь и ниже обозначают отрицание).

На фиг. 8.6 показан пример реализации функции неравнозначности на основе вентилей И и ИЛИ. Существенно, что для этого требуются два уровня вентилей, поэтому следует ожидать, что время переключения в этом случае будет больше, чем для четырех элементарных функций, показанных на фиг. 8.5. Время переключения является определяющей характеристикой логического элемента. Для серийно выпускаемых интегральных схем (ИС) различают два вида задержек — номинальную и максимальную. Эти задержки зависят также от температуры и нагрузки (количества входов ИС, подключенных к выходу схемы). Увеличение нагрузки усложняет работу схемы и увеличивает задержку распространения. Различают два вида нагрузочной способности — по постоянному и переменному току. Ограничение на нагрузочную способность по переменному току связано с тем, что каждый из входов интегральной схемы имеет некоторую паразитную емкость, поэтому при подключении к данной схеме большого количества входов емкостная нагрузка вызовет замедление процесса переключения. С другой стороны, нагрузка по постоянному току вызывает изменение переходной характеристики транзисторов, уменьшая логический перепад и ухудшая таким образом помехоустойчивость схемы.

В качестве упражнения предлагаем читателю следующие задания.

1. Составьте пирамидальную схему контроля четности восьми двоичных разрядов, вырабатывающую логическую единицу в четном случае и нуль в нечетном.

2. Составьте схему восьмиканального селектора, который в зависимости от входного трехразрядного кода выбирает одну из восьми входных линий.

3. Определите наибольшее из двух трехраэрядных чисел. Считается, что устройство оперирует только с положительными числами, такими, например, как .

Фиг. 8.7. Входные и выходные сигналы одноразрядного сумматора.

Одна из наиболее часто используемых булевых функций при цифровой обработке сигналов формируется с помощью одноразрядного сумматора (фиг. 8.7), имеющего три входа (два для слагаемых и один для переноса) и два выхода — суммы и переноса (в более совершенных схемах и их дополнений). Взаимосвязь между входами и выходами может быть задана следующей таблицей истинности:

Логические уравнения полностью определены этой таблицей, поэтому непосредственно по ней можно составить булевы выражения для свых и s в функции а, b и . Конкретный пример серийно выпускаемой интегральной схемы, выполняющей рассматриваемую функцию, показан на фиг. 8.8. Предлагаем читателю следующие упражнения:

1. Составьте таблицу истинности и запишите логические уравнения для одноразрядного вычитателя, работающего в дополнительном коде.

2. На фиг. 8.9 показан четырехразрядный сумматор. Необходимо оценить время «установления» сумматора, т. е. в предположении, что в нулевой момент времени на все входы подаются логические уровни, определить, когда логические уровни всех сумм и переносов станут достаточно стабильными, чтобы их можно было использовать в качестве входных сигналов для других логических элементов системы.

(см. скан)

Фиг. 8.8. Логическая схема одноразрядного сумматора фирмы Motorola.

Фиг. 8.9. Четырехразрядный сумматор.

Чтобы решить эту задачу, необходимо знать время распространения от каждого входа до любого выхода. Пусть . Определите для этих значений наибольшее время распространения.

3. Параллельный сумматор, состоящий из восьми одноразрядных сумматоров, параметры которого приведены в предыдущем примере, имеет недостаточное быстродействие. Рассмотрите несколько схем ускорения переноса, попытайтесь составить их логические уравнения и обоснуйте выбор наилучшей из них. Предполагается, что задержка распространения базового логического элемента равна 3 не.

4. Для схемы, приведенной на фиг. 8.8, напишите логические уравнения для ; покажите, что также можно представить в виде