8.8. Пример: проектирование быстродействующего матричного умножителя
Серийно выпускаемые интегральные схемы
рассчитаны на многоцелевое применение, поэтому построение на их основе
цифровых систем, как правило, малоэффективно. В связи с этим целесообразно
рассмотреть практический пример разработки специализированных микросхем, в
которых были бы учтены конкретные требования проектируемой системы. Это
позволит также проследить показанную на фиг. 8.4 иерархию принципиальных схем,
логических функций, микросхем и систем.
Рассмотрим построение быстродействующего
умножителя. В разд. 8.6 было показано, что из известных схем наибольшее
быстродействие обеспечивают матричные структуры, причем среди них самой
быстродействующей является схема, изображенная на фиг. 8.35. Отметим, однако,
что она содержит три различные логические ячейки, так что приходится
разрабатывать три различные микросхемы в разном оформлении. Эту трудность
удалось преодолеть, разработав одну микросхему, из которой все три модификации
получаются путем незначительного изменения межсоединений. Кроме того, в
кристалле были использованы два соединительных металлизированных слоя, причем
для изменения межсоединений модифицировался только верхний слой.
В качестве основной микросхемы был
принят двухразрядный сумматор. Наиболее важным параметром сумматора в системах
рассматриваемого типа является задержка распространения переноса через два
разряда. Поэтому при разработке микросхемы особое внимание было уделено
минимизации этого параметра.
После того как сформулированы требования
к интегральной схеме, ее разработка производится в следующей последовательности:
1.
Составление принципиальной схемы.
2.
Разработка трафаретов.
3.
Изготовление и испытание ИС.
Фиг. 8.41. Схема двухразрядного
сумматора L101 (по Пезарису).
Фиг. 8.42. Изменения межсоединений во втором слое
металлизации, требуемые для перехода от основного двухразрядного сумматора к
модификациям Ы01, Ы02 и ЫОЗ (по Пезарису).
Полная
принципиальная схема двухразрядного сумматора показана на фиг. 8.41. Читателю
нет необходимости детально разбираться в схеме, однако следует обратить
внимание на пунктирные линии, а также на фиг. 8.42, где показано, как одна и та
же схема преобразуется в три модификации (
и 
) двухразрядного сумматора, которые
необходимы для построения матрицы, приведенной на фиг. 8.35. С точки зрения
изготовления важно, что все изменения межсоединений производятся только на
втором металлизированном слое.
Трафареты
для всех трех ИС изготавливались вручную, так как машинные методы изготовления
трафаретов тогда еще не обладали достаточной гибкостью. Здесь уместно сделать
несколько замечаний по поводу изготовления трафаретов. Качество изготовления
ИС зависит от того, насколько идентичны рисунок слоя кристалла и его
фотография, причем при переходе от принципиальной схемы к рисунку слоев весьма
существенную помощь может оказать вычислительная машина. В качестве примера на
фиг. 8.43 показан увеличенный кристалл ИС ЭСЛ, ниже которого изображена его
принципиальная схема. Здесь видны области, соответствующие транзисторам и
резисторам. Например, в левом нижнем углу расположены три транзистора Он 
и вывод их общего
коллектора. Резисторам соответствуют длинные дорожки, заканчивающиеся выводами.
Фиг. 8.42. Принципиальная схема и общий вид ЭСЛ-кристалла (по Пезарису).
Фиг. 8.44. Изготовление маски с помощью ЦВМ типа ТХ-2 и
соответствующей программы, взаимодействующей с графическим терминалом.
Фиг. 8.44 иллюстрирует процесс
взаимодействия с машиной, позволяющий изготовить очень точный рисунок. С него
может быть получена фотография, используемая в дальнейшем в качестве маски для
различных диффузионных процессов. На фиг. 8.45 показан кристалл 
. Наконец, на фиг.
8.46 приведена фотография полного матричного умножителя размером 17x17, использующего специально
разработанные интегральные схемы и выполненного на обычной четырехслойной
печатной плате. Время умножения равно 40 нс.
Фиг« 8.45. Законченный кристалл L101 (по
Пезарису).
Фиг. 8.46. Матричный умножитель
размером 17x17 разрядов с быстродействием 40
нс (по Пезарису).
