7. ЭЛЕКТРОННЫЕ ЦИФРОВЫЕ УПРАВЛЯЮЩИЕ ВЫЧИСЛИТЕЛЬНЫЕ МАШИНЫ

В настоящее время в системах автоматического регулирования широкое применение получили цифровые вычислительные устройства (ЦВУ) и управляющие цифровые вычислительные машины (УЦВМ). Цифровые вычислительные устройства характеризуются значительными логическими возможностями, позволяющими реализовать различные законы регулирования. Точность реализации законов определяется числом разрядов ЦВУ, которое может достигать 16—20 двоичных разрядов. При этом общая ошибка преобразования сигналов в ЦВУ составляет .

Управляющие цифровые вычислительные машины имеют еще большее преимущество, так как в них изменение законов регулирования сводится к перемене рабочих программ. Одновременно с этим на УЦВМ осуществляется контроль правильности реализации законов, прогнозируются отказы. В результате обеспечивается высокая надежность действия всей системы автоматического регулирования.

По структуре и составу устройств УЦВМ сходны с универсальными цифровыми вычислительными машинами. Как правило, управляющая ЦВМ является одноадресной с достаточно развитой системой команд. Все команды имеют длину, совпадающую с длиной операнда, а расположение полей в команде (код операции, адрес и т. д.) заранее фиксировано. В УЦВМ применяются три типа запоминающих устройств: оперативное запоминающее устройство (ОЗУ) для хранения входных, выходных и промежуточных данных; долговременное запоминающее устройство (ДЗУ), где размещаются программы и константы, и внешнее запоминающее устройство (ВЗУ), предназначенное для ввода и хранения первоначальных данных.

УЦВМ относится к синхронным вычислительным машинам, у которых время выполнения операции остается постоянным независимо от кодов и операндов, участвующих в операции. Синхронный принцип действия, хотя и снижает производительность вычислительной машины, но значительно сокращает объем электронного оборудования.

В УЦВМ, кроме трех устройств памяти, входят: арифметическое устройство в котором операции выполняются поразрядно; устройство

управления (УУ), осуществляющее все действия над числами и кодами и управляющее всеми устройствами вычислительной машины; устройство ввода и вывода (УВВ), обеспечивающее сопряжение цифрового вычислителя с измерительными и исполнительными устройствами; блок питания (БП). В зависимости от требований к системе автоматического регулирования изменяется число разрядов, время выполнения операций (сложения, умножения, деления и обращения к памяти), число команд и объем памяти.

На рис. VI.44 показана типовая блок-схема управляющей цифровой вычислительной машины. Будем считать, что арифметическое устройство УЦВМ оперирует с 16-разрядными двоичными числами с фиксированной запятой, стоящей перед старшим разрядом мантиссы.

Числа представляются в дополнительном коде с одинаковым знаковым разрядом в интервале

Поля команд могут, например, распределяться так: адресная часть — разряды; код операции — 9—14-й разряды; признак модификации — 15-й разряд. Признак модификации определяет режим изменения адресной части и используется при организации циклов вычислений.

В тех случаях, когда точности 15 разрядов недостаточно, предусматривают дополнительные операции над числами двоичного формата. Обычно они реализуются в виде специальных подпрограмм.

Устройства памяти УЦВМ имеют модульную конструкцию. Увеличение памяти происходит путем добавления дополнительных модулей ОЗУ, ДЗУ и ВЗУ. Объем единичного модуля памяти составляет 4—8 К (где К —

— 1024 слова). В современных УЦВМ объем памяти может достигать 32—64 К и более.

Ввод и вывод чисел в вычислительной машине может быть осуществлен с помощью канала прямого доступа в память. К этому каналу подключаются внешние устройства, служащие для связи с измерительными и исполнительными средствами системы регулирования.

Для оперативного обмена информацией между УЦВМ и человеком-оператором применяется станция индикации данных (СИД), центральным узлом которой является дисплей с электронно-лучевой трубкой.

Процессы регулирования в автоматических системах ведутся в реальном времени, что приводит к необходимости создания службы единого времени на УЦВМ. В качестве таких устройств применяют счетчики единого времени (таймеры), организуемые в ячейке памяти вычислительной машины. С помощью таймера определяются порядок и временные интервалы опроса измерительных устройств, выдачи сигналов на исполнительные устройства и прерывания в счете.

Простые логические функции в УЦВМ осуществляются с помощью набора основных элементарных блоков И, ИЛИ, НЕ, ИЛИ — НЕ и И - НЕ. Для получения логических функций средней сложности используют блоки И-ИЛИ-НЕ, И-НЕ/ИЛИ—НЕ, а для сложных логических функций — блоки в виде счетчика, регистра, полусумматора, сумматора и т. д.

Рис. VI .44. Блок-схема управляющейся цифровой вычислительной машины

Рис. VI.45. Схема инвертора на полупроводниковых элементах (схема НЕ)

Рис. VI.46. Схема совпадения на диодных элементах (схема И)

В настоящее время все блоки УЦВМ создаются на основе пяти типов логических схем: транзисторная логика (TЛ), резисторно-транзисторная логика (PTЛ), диодно-транзисторная логика (ДТЛ), транзисторно-транзисторная логика (ТТЛ), ферриттранзисторная логика (ФТЛ).

Схемы логических блоков. Как указывалось выше, для логических функций НЕ, И, ИЛИ применяются блоки на диодах, транзисторах, ферритах, ферриттранзисторах и интегральных схемах.

Логические схемы НЕ (или инверторы). Эти схемы реализуют операцию логического отрицания. Наиболее простая схема транзисторного инвертора представлена на рис. VI.45.

Как известно, сигналы физического представления двоичных чисел (единиц и нулей) в вычислительных машинах могут быть реализованы в форме двух уровней электрических напряжений (высокого и низкого) или электрических импульсов (положительного и отрицательного). Представим себе, что сигнал высокого уровня подан на вход приведенной схемы. Транзистор отпирается, и вследствие того, что он находится в режиме насыщения, потенциал на выходе будет близок к нулю. Наоборот, при подаче низкого напряжения на вход транзистор оказывается запертым, и потенциал на выходе будет высоким (почти равным ). Таким образом, схема, приведенная на рис. VI.45, осуществляет операцию инверсии.

Логическая схема И. Эту схему часто называют также схемой совпадения. В структурном отношении схема совпадения представляет собой многополюсник с несколькими входами и одним выходом, причем сигнал на выходе появляется только в том случае, если одновременно на всех входах имеются определенные сигналы. На рис. VI.46 представлена схема совпадения на полупроводниковых диодах с тремя входами и одним выходом. При подаче на все входы напряжения высокого уровня все диоды будут заперты, ток через резистор протекать не будет и на выходе появится сигнал высокого уровня (потенциал Если на одном из входов будет отсутствовать сигнал напряжения высокого уровня, то соответствующий диод станет проводящим, вследствие чего через резистор пройдет ток и на резисторе возникнет падение напряжения. На выходе будем иметь низкий потенциал.

Рис. VI.47. Схемы совпадения на магнитных элементах (схема И)

На рис. VI.47, а и б приведены примеры логических схем совпадения на ферритовых сердечниках [34]. Магнитный материал сердечников характеризуется петлей гистерезиса, близкой к прямоугольной. Рассмотрим схему, показанную на рис. VI.47, а,

Рис. VI.48. Схемы собирания (схема ИЛИ)

предполагая для упрощения, что петля идеально прямоугольная. Подадим на обмотку А импульс намагничивающей силы причем величина удовлетворяет неравенству

где — коэрцитивная сила магнитного материала.

При этом сердечник не может перемагнититься, а ЭДС, наведенная в выходной обмотке при подаче сигнала, вызовет только помеху. То же самое будет, если на обмотку Б подать импульс причем

Но если на входы обмоток А и Б подать одновременно импульсы намагничивающих сил причем

и, кроме того, соблюдено условие совпадения фаз сигналов намагничивания, то при согласном включении обмоток произойдет перемагничивание сердечника, и на выходе схемы появится сигнал. Для правильной работы схемы входные импульсы и должны быть переменной полярности. Это необходимо для подготовки магнитного состояния сердечника к приему следующих импульсов.

При однополярных входных сигналах используют схему, показанную на рис. VI.47, 6. Эта схема действует аналогично предыдущей, но здесь сердечник имеет дополнительную обмотку С, к которой подключено постоянное напряжение смещения, создающее в сердечнике постоянную намагничивающую силу Ясм. Однополярные сигналы, подаваемые на обмотки А и Б, должны теперь удовлетворять неравенству

Логическая схема ИЛИ. Эти схемы часто называют схемами собирания. На рис. VI.48, а представлена подобного рода схема на диодах для положительных сигналов. Схема имеет один выход и несколько входов , в, на которые поступают сигналы напряжения высокого уровня. Сигнал на выходе возникает всякий раз, как только хотя бы на одном из входов появляется сигнал высокого уровня.

На рис. VI.48, 6 приведена схема логического элемента ИЛИ, построенная на полупроводниковых диодах и трансформаторах. Поступающие на входы импульсы переменной полярности трансформируются трансформаторами и проходят через полупроводниковые диоды которые пропускают полуволну только положительной полярности. Преобразованные импульсы поступают на выход схемы через трансформатор При этом на выходе мы получим импульсы опять переменной полярности.

Комбинированные логические схемы. Недостатком логических схем НЕ, И, ИЛИ (см. рис. VI.45-VI.47) является отсутствие порога переключения, т. е. ограниченная возможность каскадирования, и малая нагрузочная способность. В связи с этим в последнее время чаще используют комбинированные блоки, содержащие схемы И, ИЛИ с транзисторным инвертором. Такие блоки И-НЕ, ИЛИ-НЕ являются универсальными, т. е. могут реализовать любую функцию алгебры логики [17].

Рис. VI.49. Схемы комбинированных логических блоков: а — транзисторнорезисторный логический; б - диодно-транзисторный логический ИЛИ-НЕ; в — транзисторно-логический ИЛИ-НЕ с резистивными связями; г - транзисторный логический ИЛИ - НЕ с резнстивио-емкостными связями; д — транзисторный логический ИЛИ-НЕ с эмиттерной связью: е - транзисторный И-НЕ со сложным инвертором

На рис. VI.49 приведены наиболее распространенные схемы транзисторных комбинированных блоков. Эти схемы достаточно просто реализуются средствами современной микроэлектроники. В СССР и за рубежом [61] в настоящее время такие блоки выпускаются промышленностью в виде интегральных гибридных и полупроводниковых схем. Кроме того, с развитием интегральной микроэлектроники были разработаны новые схемы логических блоков, которые ранее не использовались. Примером может служить типовая схема интегрального транзисторного логического блока И-НЕ (ТТЛ) (рис. VI.49, е). Здесь операция И реализуется с помощью специфического компонента — многоэмиттерного транзистора, эквивалентного нескольким транзисторам, а операция инверсии осуществляется с помощью сложного инвертора, содержащего три транзистора. Несмотря на относительную сложность схемы по сравнению с транзисторными насыщенными логическими блоками другого типа (рис. VI.49, а-г), данный блок в интегральном исполнении имеет массу, габаритные размеры не больше, чем у других блоков, а потребляемую мощность, быстродействие и надежность — выше.

На рис. VI.50 показана схема блока И-НЕ/ИЛИ—НЕ с одним источником питания. Этот блок характеризуется высокой помехоустойчивостью и отличается высокой надежностью.

Приведем сравнительную оценку блока НЕ-И/ИЛИ—НЕ, изготовленного для различных типов логических схем по одной технологии (табл. VI.5).

Одноразрядный преобразователь. Назначение преобразователя — передавать входной сигнал на выход в прямом или инвертированном виде в зависимости от знака управляющего сигнала.

Схема такого преобразователя в логической форме приведена на рис. VI .51. Схема преобразователя составлена из схем инверсии, совпадения и собирания. Управляющие сигналы подаются на входы На вход а поступают сигналы, реализующие цифры одного ряда двоичного числа, т. е. 0 или 1. Допустим, что 1 представлена сигналом высокого уровня, сигналом низкого уровня. Если на вход подать управляющий сигнал высокого уровня, а на вход — сигнал низкого уровня, то при

Таблица VI.5 (см. скан) Сравнительные показатели блока НЕ-И/ИЛИ-НЕ с различными логическими схемами

Рис. VI.50. Схема блока И— НЕ/ИЛИ— НЕ с одним источником питания

высоком уровне сигнала на входе, на выходе, как нетрудно убедиться, будет появляться сигнал, инвертированный по отношению к сигналу, поступающему на вход т. е. когда на вход поступает 1, на выходе будет 0, и, наоборот, при наличии 0 на входе на выходе будет 1.

Если на вход поступает управляющий сигнал высокого уровня, а на вход сигнал низкого уровня, то мы имеем прямую передачу сигнала, поступающего на вход

Одноразрядный сумматор. Назначение одноразрядного сумматора, как показывает его название, — производить сложение цифр в разряде. В качестве примера на рис. VI.52, а приведена логическая схема одноразрядного двоичного сумматора на два входа.

Схема имеет также два выхода. Один выход дает значение суммы в данном разряде, а выход определяет перенос в следующий старший разряд На выходе схемы ИЛИ появляется сигнал высокого уровня, если на ее входах имеется хотя бы один такой сигнал. Схема НЕ инвертирует сигнал, поступающий на ее вход. Схема И пропускает сигнал высокого уровня только в том случае, если на обоих ее входах имеются такие сигналы.

Допустим, что входные сигналы, поступающие в сумматор, представляют единицу сигналом высокого уровня, а ноль — сигналом низкого уровня. Тогда работа схемы может быть отображена таблицей, помещенной на рис. VI. 52, б.

Нетрудно убедиться, что сумматор осуществляет сложение цифр одного разряда двух любых двоичных чисел. Аналогично может быть построена схема сумматора для сложения цифр трех и более двоичных чисел в одном разряде.

На рис. VI.53, а представлена структура полного комбинированного сумматора (один разряд), выполненная из элементов Логическая таблица функционирования сумматора дана на рис. VI.53, б, где введены

Рис. V1.51. Схема одноразрядного преобразователя

Рис. VI.52. Одноразрядный двоичный сумматор

Рис. VI.53. (см. скан) Полная схема одноразрядного комбинированного сумматора

следующие обозначения: — слагаемые разряда; — перенос из предыдущего разряда, — сумма, получающаяся в разряде; — перенос в последующий разряд.

Одноразгрузочный преобразователь прямого хода в обратный. Преобразователь выполняет следующие функции: в отсутствие сигнала на знаковом входе число А передается на выход преобразователя без изменения при наличии сигнала на знаковом входе число А передается на выход с инверсией (В есть отрицание А). На рис. VI.54, а представлена структурная схема преобразователя, выполненная на элементах ИЛИ-НЕ. Функционирование преобразователя иллюстрируется логической таблицей, приведенной на рис. VI.54, б.

Регистр сдвига. При выполнении арифметических операций над двоичными числами часто требуется произвести сдвиг всех разрядов числа на определенное число разрядов впразо или влево (например, при умножении). Логическая схема такого регистра для трехразрядиых двоичных чисел представлена на рис. VI.55.

При сдвиге всех разрядов числа достаточно сдвинуть только единицы, остальные места разрядов будут занимать нули. На вход схемы подаются сигналы и в двух разных уровней, представляющие в комплексе трехразрядное двоичное число. Места разрядов на выходе от 1 до 5 обозначены символами Если на шинах отсутствуют управляющие сигналы, то сигналы высокого уровня числа в не пропускаются на выход. В этом случае во всех разрядах будут стоять нули. При подаче управляющего сигнала на шину входные сигналы высокого уровня пройдут на места Таким образом, двоичное число в поступит на выход схемы без сдвига.

При подаче управляющего сигнала на шину сигналы высокого уровня к в пройдут на выход и займут соответственно места т. е. двоичное число в будет сдвинуто вправо на один разряд. Совершенно аналогично при подаче управляющего сигнала на шину мы сдвинем наше число на два разряда вправо. Вся схема составлена из логических схем совпадения.

Из приведенных примеров следует, что, комбинируя основные логические схемы, можно построить сложные схемы, реализующие различные операции управления системах автоматического регулирования.

Рис. VI.54. Одноразгрузочный преобразователь прямого хода в обратный

Рис. VI.55. Схема регистра сдвига

Триггеры. Одним из важнейших элементов ЦВМ является триггер. Особенностью триггера по сравнению с рассмотренными выше логическими элементами является способность «запоминать», т. е. сохранять информацию после того, как входные сигналы изменяют свои значения.

Основой триггера является бистабильная ячейка, которая представляет собой перекрестное соединение двух инверторов. Простейшая транзисторная бистабильная ячейка, показанная на рис. VI.56, имеет два устойчивых состояния. В одном из устойчивых состояний транзистор насыщен и на выходе поддерживается низкий уровень. Так как напряжение на базе транзистора Г, при этом достаточно мало, то закрыт, и на выходе поддерживается высокий уровень. Если с помощью внешнего сигнала ввести транзистор в режим насыщения, то на выходе устанавливается низкий уровень, который передается на базу транзистора и запирает его. В результате на выходе устзнаплнвается высокий уровень, т. е. ячейка переходит во второе устойчивое состояние

Состояния, когда оба транзистора одновременно оказываются насыщенными или закрытыми, являются неустойчивыми. Если такое состояние возникает при некотором сочетании внешних сигналов, то по окончании действия сигналов ячейка переходит в одно из устойчивых состояний.

В ЦВМ и устройствах управления триггеры выполняют самые разнообразные логические функции и функции памяти. В качестве примера рассмотрим некоторые основные типы триггеров.

Триггер с раздельными входами. Простейшая схема такого триггера, построенная на транзисторных логических элементах с резистивной связью, показана на рис. VI.57. При подаче высокого потенциала на вход на выходе устанавливается высокий потенциал, соответствующий логической 1, который сохраняется и после окончания действия сигнала на входе до тех пор, пока не будет подан высокий потенциал на вход При подаче высокого потенциала на вход на выходе устанавливается низкий потенциал, соответствующий логическому 0, который сохраняется, пока на вход не будет снова подан высокий потенциал. Следует отметить, что при

Рис. VI.56. Схема транзисторной бистабильной ячейки

Рис. VI.57. Схема -триггера

Рис. VI.58. Временная диаграмма работы -триггера

Рис. VI.59. Схема триггера со счетным входом

одновременной подаче высоких потенциалов на входы и триггер после окончания действия входных сигналов оказывается в неопределенном состоянии, т. е. потенциал на выходе может оказаться как высоким, так и низким Поскольку такая неопределенность может привести к сбою в работе устройства, то при использовании -триггеров аппаратуру проектируют таким образом, чтобы избежать одновременного поступления высокого потенциала на входы и

Работа -триггера иллюстрируется временной диаграммой, приведенной на рис. VI.58.

Триггер со счетным входом. Типовая схема такого триггера приведена на рис. VI.59. Пусть в исходном состоянии (в отсутствие сигнала на входе) транзистор заперт, транзистор насыщен и на выходе поддерживается низкий потенциал. При подаче на счетный вход импульса положительной полярности транзистор также запирается. По окончании действия входного импульса вследствие различия зарядов, накопленных на емкостях базовый ток, отпирающий транзистор оказывается больше, чем базовый ток транзистора . В результате транзистор входит в насыщение, транзистор запирается и на выходе устанавливается высокий потенциал. Таким образом, триггер изменяет свое состояние после поступления каждого очередного импульса на счетный вход. Работа триггера иллюстрируется временными диаграммами, приведенными на рис. VI.60.

Одна из распространенных модификаций триггера представлена на рис. VI.61. Данная схема выполняет функции -триггера, а также имеет счетный вход.

В рассмотренных схемах триггеров емкости, накапливая соответствующий заряд, осуществляют «запоминание» предыдущего состояния триггера и обеспечивают требуемое направление процесса переключения. В современной микроэлектронике реализация в схемах емкостей значительных номиналов затруднительна, поэтому в микроэлектронных триггерных схемах для запоминания состояния часто используют не заряд на емкостях, а например, запоминание на дополнительной бистабильной ячейке. На рис. VI.62 показана одна из схем триггеров со счетным входом, не имеющая реактивных компонентов. Несмотря на относительную сложность, этот триггер легко реализуется в виде интегральной схемы, имеет малые габаритные размеры и массу, высокую надежность и хорошие электрические характеристики.

Рис. VI.60. Временная диаграмма работы триггера со счетным входом

Рис. VI.61. Схема триггера со счетным ходом и емкостями

Рис. VI .62. Схема триггера со счетным входом без реактивных компонентов

Рис. VI .63. Блок-схема счетчика

Свойство триггеров иметь два устойчивых состояния может быть использовано для физического представления двоичных чисел, если одно из двух состояний принять за цифру 0, а другое — за 1. Тогда для изображения заданного числа в двоичной системе достаточно взять столько триггеров, сколько имеется разрядов в числе, и ввести условную отметку нулевых и единичных (рабочих) состояний триггеров. Цепочка из триггеров, которая служит для условной записи одного числа, называется регистром.

Указанное свойство триггеров позволяет также использовать их для построения счетчиков импульсов.

Счетчик (рис. VI.63). Это устройство легко реализуется при использовании триггеров со счетными входами. Временная диаграмма, иллюстрирующая работу счетчика, показана на рис. VI.64. Как видно из диаграммы, на выходе триггера (см. рис. VI.63) один импульс формируется после поступления двух входных импульсов (пересчет на два), на выходе один импульс формируется после поступления четырех входных (пересчет на четыре), на выходе один импульс соответствует поступлению восьми входных (пересчет на восемь).

Каждый триггер имеет устройство для стирания предыдущей записи и неоновую лампочку для сигнала о том, что триггер находится в рабочем состоянии (запись 1).

Если пределом счета является -разрядное двоичное число, то счетчик должен иметь триггеров. Импульсы, подлежащие счету, подаются на вход первого триггера, причем к моменту начала счета предыдущие записи триггера должны быть стерты. Чтобы стереть информацию, зафиксированную счетчиком, подают сигнал в форме отрицательного импульса на вход гашения. При этом все триггеры переходят в начальное (нулевое) состояние, что указывается потухшими неоновыми лампочками.

При поступлении первого импульса триггер переходит в рабочее состояние, зажигается его неоновая лампочка. Положительные импульсы, возникающие в системе при переходе триггеров из одного состояния в другое, не пропускаются соответствующими диодами.

Если начальное состояние триггеров отвечает цифре 0, а рабочее — цифре 1, то после первого отрицательного импульса счетчик зафиксирует двоичное число Второй импульс перебросит триггер в начальное состояние, его неоновая лампочка погаснет, а отрицательный импульс с выхода триггера поступит на запуск триггера и переведет его в рабочее состояние. Счетчик зафиксирует двоичное число

Следующий импульс, поданный на вход счетчика, переведет триггер в

Рис. VI .64. Временная диаграмма работы счетчика

Рис. VI.65. Регистр сдвига

Рис. VI.66. Блок-схема сумматора

рабочее состояние, причем триггер сохранит свое предыдущее состояние. Зафиксированное счетчиком двоичное число будет

Продолжая подавать импульсы, мы заставим счетчик фиксировать их общее число, т. е. выполнять счет импульсов. Счет импульсов происходит со скоростью до 100 000 импульсов в секунду. Для подсчета 107 импульсов требуется счетчик на триггеров.

Схемы счетчиков импульсов разнообразны. Наряду с двоичными счетчиками нередко применяют десятичные счетчики, составленные из триггеров в комбинации с логическими схемами управления.

Регистр сдеига (рис. VI.65, а). Это устройство удобно строить, используя -триггеры со счетным входом. Временные диаграммы, иллюстрирующие работу регистра, представлены на рис. VI.65, б. Предварительно в регистр записывается начальная информация установкой триггеров в соответствующие состояния. После поступления каждого тактового импульса информация сдсигается по цепи триггеров вправо, т. е. последующий триггер принимает состояние предыдущего.

Сумматор. На рис. VI.66 приведена простейшая схема сумматора, в которой используются триггеры со счетным входом и логические элементы ИЛИ. Одно из слагаемых, представленное в двоичном коде, поразрядно записывается в регистр триггеров. Второе слагаемое подается на счетные входы триггеров через элементы ИЛИ. Происходит логическое суммирование сигналов и формируются соответствующие выходные перепады напряжений. Емкости дифференцируют выходные перепады и формируют импульсы переноса из младших разрядов в старшие. Импульсы переноса, задержанные на время достаточное для окончания переходных процессов в триггере, поступают через элемент ИЛИ на счетный вход старшего разряда. Происходит суммирование единиц переноса, и в сумматоре устанавливается окончательный результат.

Запоминающие устройства (ЗУ). Запоминающие устройства, действие которых основано на различных физических принципах, находят широкое применение в вычислительной технике и автоматике. Они предназначены для записи, хранения и выдачи числовой и командной информации, записанной в дискретной форме, и имеют разнообразные наименования: накопители информации, блок памяти, запоминающие устройства, устройства хранения.

Основными показателями, характеризующими запоминающее устройство, являются емкость, или число элементов информации, которое можно разместить в запоминающем устройстве; время, потребное для записи информации и для ее считывания; плотность записи информации, приходящейся на единицу измерения носителя. В тех случаях, когда требуется

многократная запись информации в одни и те же ячейки памяти запоминающего устройства, оно должно иметь приспособление для уничтожения сделанной ранее записи. Существует много типов носителей информации, на которых могут быть созданы ячейки ЗУ.

Выше мы уже отмечали свойство триггера, позволяющее записывать, хранить и считывать числа. Таким образом, триггер является элементом памяти, с помощью которого можно построить запоминающее устройство для записи чисел или другой информации с произвольной длительностью хранения и возможностью стирания.

Остановимся кратко на некоторых часто встречающихся запомина ющих устройствах с различными носителями информации.

ЗУ, в которых используются перфоленты и перфокарты. Перфоленты и перфокарты применяются в ЗУ ввода и вывода ЦВМ, в ЗУ систем автоматического регулирования для задания программ регулирования, например, программ для автоматической обработки изделий на станке. Это широко распространенный и дешевый носитель информации. Движение перфоленты может быть непрерывным или пульсирующим с постоянным шагом. Запись на перфолентах и перфокартах не стирается, допускает длительное хранение и многократное использование. Перфоленты хранятся в виде рулонов, а перфокарты — в виде массивов. Таким образом, можно иметь библиотеку различных программ, команд, инструкций и прочей информации, оформленной на перфолентах и перфокартах.

Наиболее сложной задачей при использовании рассматриваемого вида запоминающих устройств является задача считывания и записи с перфолент или перфокарт. Приборы считывания называют считывающими головками или трансмиттерами. Считывание может выполняться электромеханическим способом или с помощью фотоэлемента. Наибольшая скорость считывания при помощи электромеханического трансмиттера обычно не выше шести цифр в секунду для одного ряда. Для фотоэлектрических трансмиттеров эта скорость достигает 2500 цифр в секунду, а скорость перемещения ленты до

Накопители на магнитной ленте, ЗУ на магнитных барабанах. Принцип магнитной записи в этих ЗУ основан на свойстве некоторых ферромагнитных материалов сохранять намагниченное состояние после устранения намагничивающей силы. Различают три основных состояния остаточной магнитной индукции среда размагничена среда намагничена среда намагничена Магнитные материалы с указанным свойством используют для получения элементов памяти.

Магнитная запись электрических импульсов осуществляется местным намагничиванием отдельных участков носителя (ленты или барабана). Ферромагнитная лента представляет собой тонкую основу из достаточно прочного немагнитного материала, на которую нанесен феррослой, характеризующийся свойством остаточного магнетизма. Запись электрических импульсов и их воспроизведение (считывание) реализуется с помощью специальной магнитной головки, схематически изображенной на рис. VI.67.

Головка состоит из магнитного сердечника 1 и обмотки 2 (рис. VI.67, а). Сердечник имеет два воздушных зазора: рабочий и задний 62. Назначение последнего — дать возможность регулирования в некоторых пределах сигналов в записывающей и считывающей головках. Импульс тока, поданный в обмотку головки, намагничивает участки ленты 3, проходящие в этот момент над рабочим зазором головки, т. е. производит на ленте магнитный отпечаток 4. При считывании записи (магнитных отпечатков) с магнитной ленты в обмотке воспроизводящей головки возникает электродвижущая сила, которая затем усиливается и передается по назначению (рис. VI.67, б).

Современные магнитные ленты имеют различную ширину (от 6,5 мм до 125 мм), что позволяет осуществлять запись с различным числом параллельных дорожек. Ширина дорожек от 1 до 3 мм. Наиболее широко

Рис. VI.67. Схема магнитной головки: а - запись; б - считывание

применяемая плотность записи на ленте составляет на 1 мм дорожки от 0 до 30 импульсов (диполей). Емкость запоминающих устройств на магнитных лентах зависит от их размеров и достигает нескольких десятков миллионов слов (чисел).

Запоминающие устройства с использованием магнитных лент требуют больших затрат времени на выборку нужного числа или сигнала, так как это связано с перемоткой ленты. Этот недостаток проявляется в меньшей мере у запоминающих устройств, в которых для записи информации использованы магнитные барабаны, изготовляемые из сплавов алюминия. Ферромагнитный слой толщиной от 0,01 до 0,03 мм наносится на поверхность барабана.

Запоминающие и считывающие головки располагаются по образующим барабана. Максимальная длительность времени считывания определяется временем одного оборота барабана и обычно не превышает при частоте вращения барабана 6000—7000 об/мин. Емкость одного магнитного барабана составляет несколько десятков тысяч чисел. Так, например, магнитное запоминающее устройство на барабанах, принятое в качестве внешней магнитной памяти быстродействующей вычислительной машины БЭСМ-6, имеет 32 барабана по 30 тыс. слов (чисел) каждый и четыре канала по 32 магнитных ленты емкостью символов каждая.

Следует упомянуть о модификации магнитного барабана, встречающейся в некоторых счетных машинах. Вместо магнитного барабана применяют ряд магнитных дисков, насаженных на вертикальную вращающуюся ось. Головки записи и считывания подводятся к Любой из концентрических дорожек, расположенных на обеих сторонах дисков. Главное преимущество ЗУ на магнитных дисках — возможность смены отдельных дисков или целых блоков и большие емкости, чем у ЗУ на магнитных барабанах. Емкости таких запоминающих устройств составляют от нескольких сот тысяч до нескольких миллионов чисел.

Запоминающие устройства на магнитных сердечниках. Магнитные сердечники наиболее широко применяют в оперативных ЗУ, где требуется быстрая смена информации. Сердечники, используемые в качестве ячейки для хранения двоичной единицы информации, изготовляют из магнитных материалов с петлей гистерезиса, близкой к прямоугольной. Чем ближе петля гистерезиса к прямоугольной форме, тем более устойчивы два различных рабочих состояния сердечника. Представим себе идеальную прямоугольную петлю гистерезиса (рис. VI.68, а) со значением остаточной индукции и коэрцитивной силой

Если магнитное состояние сердечника характеризуется точкой то при уменьшении Н значение остаточной индукции будет сохраняться до тех пор, пока напряженность поля Н не станет равной после чего произойдет перемагничивание, и новое магнитное состояние будет

характеризоваться точкой Для реальных магнитных материалов, применяемых для запоминающих устройств, петля гистерезиса отличается от прямоугольной, но она должна возможно ближе подходить к ней.

Принцип действия запоминающего устройства на магнитных сердечниках можно уяснить из рис. VI.68, б. Устройство состоит из группы (матрицы) одинаковых магнитных сердечников с тремя обмотками каждый. Обмотки сердечников соединяются, как показано на рисунке. Каждый сердечник предназначен для хранения одного разряда двоичного числа. Цифры 0 или 1 разрядов определяются магнитным состоянием (магнитной полярностью) сердечника. Из трех обмоток две используются для записи, третья — для считывания. Сердечники расположены правильными горизонтальными и вертикальными рядами. В горизонтальном ряду записываются все разряды одного числа, тогда как в вертикальном — один соответствующий разряд для всех чисел устройства.

Запись осуществляется одновременной посылкой импульсов тока по выбранным линиям х и у. Все импульсы тока одинаковы по величине, причем их величина такова, что создаваемая ими напряженность поля Н удовлетворяет неравенству

Таким образом, одного импульса недостаточно для перемагничивания сердечника. Только суммарное действие двух одинаковых по знаку импульсов может его перемагнитить и перевести в другое магнитное состояние. Предположим, что все сердечники имеют отрицательную магнитную полярность, т. е. везде записаны нули. Это достигается подачей во все горизонтальные и вертикальные ряды отрицательных импульсов тока. Пусть, например, требуется записать единицу в сердечнике Для этого следует направить положительные импульсы по линиям Тогда сердечник перемагнитится и получит положительную остаточную индукцию. Все остальные сердечники (как по линии так и по линии сохранят свое прежнее положение, так как один импульс не будет в состоянии их перемагнитить. Для записи двоичного числа следует на вход избранного горизонтального ряда, а также на входы соответствующих вертикальных рядов подать положительные импульсы.

В таком виде записанное число может храниться неограниченное время без затраты энергии. Для прочтения записанного числа на вход соответствующего горизонтального ряда подается отрицательный импульс тока, создающий напряженность При этом в тех сердечниках горизонтального ряда, где имелась положительная остаточная индукция (запись цифры 1), происходит перемагничивание, вследствие чего в считывающих обмотках индуктируются электродвижущие силы, которые создают на выходе

Рис. VI.68. Схема запоминающего устройства на магнитных сердечниках: — входы запоминающего устройства; С — выход воспроизведения

считывающей цепи импульсы воспроизведения. В остальных сердечниках горизонтального ряда перемагничивания не будет. На выходе считывающей цепи могут появиться лишь электродвижущие силы — помехи, которые не должны превышать 10% амплитуды выходных импульсов, отвечающих цифре .

Время записи и считывания в запоминающих устройствах на магнитных сердечниках не превышает 4-5 мкс.

Следует отметить, что при считывании какого-либо горизонтального ряда информация этого ряда стирается, так как все сердечники получают отрицательную остаточную индукцию (цифры 0). Если запись числа после считывания должна сохраниться, необходимо провести восстанавливающую запись.

Этим заканчивается краткое описание запоминающих устройств. Здесь мы не останавливаемся на запоминающих устройствах с применением электронно-лучевых трубок или различных линий задержки, поскольку эти устройства более сложны и менее пригодны для использования в системах автоматического регулирования.