ДЕШИФРАТОР

(избирательная схема) — логическое устройство, которое преобразует (расшифровывает) код числа, поступившего на его входы, в сигнал на одном из его выходов. Если число представлено в виде двоичных разрядов, то должен иметь выходов. Д. используются в цифровых вычислительных машинах (ЦВМ) и устройствах для выдачи сигналов в различные цепи управления в зависимости от комбинаций входных сигналов (напр., для преобразования кода операции в управляющий сигнал). С помощью Д. производится расшифровка адресов ячеек запоминающих устройств, входных и выходных каналов устройств связи с объектами цифровых управляющих машин, каналов связи в автоматизированных системах передачи информации и т. д.

Д. принято характеризовать экономичностью, определяемой методом построения его схемы и типами составляющих его элементов, временем, затрачиваемым на расшифровку кода числа, и надежностью работы. Для построения Д. используются полупроводниковые диоды (см. Диодные логические элементы), триоды, ферритовые сердечники с прямоугольной петлей гистерезиса, а также логические элементы различных систем (феррит-транзис-торные, диодно-трансформаторные, потенциальные и др.). В зависимости от типа используемых элементов различают Д. потенциальные (статические) и импульсные (динамические). Д. любой сложности могут быть собраны из логических элементов трех основных типов - «И», «ИЛИ», «НЕ». При построении схем Д. следует стремиться к минимизации количества логических элементов и усилителей, а также к обеспечению нужного быстродействия электронного блока данного функционального назначения. По принципу действия Д. могут быть параллельными, последовательпыми либо параллельно-последовательными. Такая классификация учитывает способ подачи на входы Д. кодов чисел. Д., расшифровывающие параллельный код, строятся по линейной «прямоугольной» или «пирамидальной» схеме. Указанные типы схем различаются количеством используемых элементов и нагрузкой на различных входах. Две последние разновидности схем являются двух- или многоступенчатыми, они более экономичны и их целесообразно использовать при большом количестве входных переменных. Последовательные Д. обычно используются при ограниченном количестве комбинаций входных переменных, т. к. при большом количестве переменных их схемы очень сложны и громоздки.

Схема дешифратора для расшифровки кодов трехразрядных двоичных чисел.

Параллельно-последовательные Д. строят в тех случаях, когда одна часть входных переменных запоминается на триггерах, а другая поступает непосредственно на входы схем совпадений (элемент «И» на рисунке). См. также Блоки ЦВМ типовые.

Лит.: Дроздов Е.А., Пятибратов А. П. Автоматическое преобразование и кодирование информации. М., 1964 [библиогр. с. 539—541]; Анисимов Б. В., Четвериков В. Н. Основы теории и проектирования цифровых вычислительных машин. М., 1965 [библиогр. с. 480]; Рабинович 3. Л. Элементарные операции в вычислительных машинах. К., 1966 [библиогр. с. 299—301].

В. М. Египко.