ПОТЕНЦИАЛЬНЫЕ ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ

— логические элементы, предназначенные для преобразования информационных сигналов потенциального вида. Сигналы этого вида характеризуются наличием логического управления их длительностью. П. л. э. имеют только непосредственные гальванические связи, передающие и переходные, и установившиеся значения сигналов. П. л. э. классифицируют по их назначению и по характерным их компонентам, из которых они построены. Кроме того, П. л. э. различают по некоторым особенностям их функционирования, напр., по режиму работы транзисторов (схемы с насыщением или без него), по размещению источника переключаемого тока и т. д.

Осн. функциональными типами П. л. э. являются схемы совпадения (схемы «И»), схемы разделения (схемы «ИЛИ») и инверторы (схемы «НЕ») потенциальных сигналов. Эти схемы выполняются в виде отдельных элементов и в виде типовых сочетаний. Широко распространенными сочетаниями служат схемы с активным выходом «И-НЕ», «ИЛИ-НЕ», «И-ИЛИ-НЕ», каждая из которых реализует универсальный логический элемент ЦВМ (см. Дискретных элементов система).

Классификационный перечень П. л. э. по типу компонентов весьма разнообразен. Обычно в интегральном исполнении чаще всего используются П. л. э. диодно-транзисторной логики (схемы ДТЛ), транзисторно-транзистор-ной логики (схемы ТТЛ), резисторно-транзисторной логики (схемы РТЛ; их вариант, приведенный на рис., наз. также схемами МТЛНС, т. е. модифицированной транзисторной логики с непосредственными связями) и транзисторной логики с эмиттерными связями (схемы ТЛЭС). На рис. приведены характерные примеры этих схем, выполняющих логические функции . Наиболее просты в изготовлении схемы РТЛ, они позволяют получить сравнительно высокое быстродействие (время задержки распространения сигнала порядка 40 нсек) при небольшом потреблении мощности (около .

Недостатком схем РТЛ являются низкие значения коэфф. разветвления и помехоустойчивости. Схемы ДТЛ труднее изготовить, но они позволяют достичь хорошего компромисса между такими параметрами, как задержка распространения сигнала, нагрузочная способность, помехоустойчивость и потребляемая мощность. Схемы ТТЛ являются развитием схем ДТЛ в том смысле, что для них входная цепь выполнена в виде многоэмиттерного транзистора, и этим достигается уменьшение паразитной емкости входной цепи. Схемы ТТЛ более быстродействующие, чем схемы ДТЛ.

Недостаток их — меньший коэфф. разветвления по входу. Еще большее быстродействие схем ТЛЭС, в которых транзисторы не входят в насыщение, в отличие от рассмотренных выше схем, где возникают задержки из-за насыщения транзисторов. В схемах ТЛЭС используют принцип переключения токов при малых изменениях входных напряжений. Недостаток ТЛЭС — повышенная потребляемость мощности и низкая помехоустойчивость.

Схемы потенциальных логических элементов: а — диодно-транзисторной логики; б — транзисторно-транзисторной логики; в — резисторно-транзисторной логики; г — транзисторной логики с эмиттерными связями.

Характерными отечественными комплексами П. л. э. из числа получивших наибольшее внедрение являются системы: «Урал-10», «МИР-1» (обе на основе схем ДТЛ), элементы «БЭСМ-6» (на основе схем ТЛЭС), «Тропа» (на основе схем РТЛ) и некоторые другие. Комплекс «Урал-10» (как и «МИР-1») включает осн. универсальный логический элемент «И-НЕ»-модули А, Б и Г (их время переключения составляет соответственно 0,25, 0,63 и 6,3 мксек) и модули трех других типов. Элементы «БЭСМ-6» за счет эффекта токового переключения обеспечивают время переключения осн. элемента около 30 нсек, причем при нагрузке 6—8 модулей это время не превышает 50 нсек. Кроме осн. элемента, которым является быстродействующий усилитель—переключатель тока с диодной логикой на входе, в данной системе есть и отдельные диодные логические схемы, спец. усилитель для работы на высокочастотный кабель и ячейка световой индикации. Для уменьшения длины связей используют

платы с двусторонним монтажом. Комплекс П. л. э. «Тропа» составлен из шести интегральных схем типа универсального логического элемента с возможностями подключения дополнительно не более шести входов для образования логических функций «И» либо «ИЛИ». Для данных П. л. э. задержка составляет величину порядка 40 нсек, мощность рассеивания 11-26 мет, нагрузочная способность 2-8.

Интенсивно развиваются П. л. э. на основе интегральных схем ТТЛ, позволяющие значительно улучшить большинство тех. параметров. Дальнейшие перспективы улучшения рабочих параметров П. л. э. и снижение стоимости реализации во многом связаны с повышением уровня их интеграции. См. также Потенциальная элементная структура ЦВМ.

Лит.: Петров В. П. Проектирование цифровых систем контроля и управления, м., 1967; Шигин А. Г. Цифровые вычислительные машины (элементы и узлы). М., 1971 [библиогр. с. 315—317].

Э. И. Иомухаев.